Contribuições do(a) usuário(a)
Ir para navegação
Ir para pesquisar
- 12h45min de 2 de setembro de 2016 dif his +1 955 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis
- 23h35min de 1 de setembro de 2016 dif his +58 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis
- 22h04min de 31 de agosto de 2016 dif his +3 143 N Testebench multiplicador Criou página com '<syntaxhighlight lang=vhdl> -- Testbench created online at: -- www.doulos.com/knowhow/perl/testbench_creation/ -- Copyright Doulos Ltd -- SD, 03 November 2002 library IEEE; use IEEE.Std_logic...' atual
- 22h03min de 31 de agosto de 2016 dif his +327 N .do multiplicador temporal Criou página com '<syntaxhighlight lang=vhdl> quit -sim cd /home/kamila.r//TCC2/DUT-Multiplier/DUT vcom -reportprogress 300 -work work ./simulation/modelsim/DUT_7_1200mv_85c_slow.vho vcom -reportprogress 300 -wor...' atual
- 22h03min de 31 de agosto de 2016 dif his +209 N .do multiplicador funcional Criou página com '<syntaxhighlight lang=vhdl> quit -sim vcom -93 -work work {./multiplier.vhd} {./DUT_mult.vhd} {./DUT_tb_mult.vhd} {./fast_deserializer.vhd} {./fast_serializer.vhd} vsim work.DUT_tb_mult do wave...' atual
- 22h01min de 31 de agosto de 2016 dif his +3 372 N Testebench somador Criou página com '<syntaxhighlight lang=vhdl> -- Testbench created online at: -- www.doulos.com/knowhow/perl/testbench_creation/ -- Copyright Doulos Ltd -- SD, 03 November 2002 library IEEE; use IEEE.Std_logic...' atual
- 22h00min de 31 de agosto de 2016 dif his +926 Carry Select atual
- 21h59min de 31 de agosto de 2016 dif his +1 441 Carry Skip atual
- 21h58min de 31 de agosto de 2016 dif his +1 038 Carry Lookahead 4 bits atual
- 21h57min de 31 de agosto de 2016 dif his +2 .do somador funcional atual
- 21h57min de 31 de agosto de 2016 dif his +316 N .do somador temporal Criou página com '<syntaxhighlight lang=vhdl> quit -sim cd /home/kamila.r/TCC2/DUT-Adder/DUT vcom -reportprogress 300 -work work ./simulation/modelsim/DUT_7_1200mv_85c_slow.vho vcom -reportprogress 300 -work work...' atual
- 21h56min de 31 de agosto de 2016 dif his +20 .do somador funcional
- 21h56min de 31 de agosto de 2016 dif his +316 N .do somador funcional Criou página com 'quit -sim vcom -93 -work work {./adder.vhd} {./DUT_adder.vhd} {./DUT_tb_adder.vhd} {./fast_deserializer.vhd} {./fast_serializer.vhd} {./carry_lookahead_adder_4.vhd} {./carry_look...'
- 21h55min de 31 de agosto de 2016 dif his +2 430 Carry Lookahead 8 bits atual
- 21h53min de 31 de agosto de 2016 dif his +10 759 Carry Lookahead 16 bits atual
- 21h51min de 31 de agosto de 2016 dif his +57 N .sdc Criou página com 'create_clock -name CLK50MHz -period 50MHz [get_ports {*}]' atual
- 21h20min de 31 de agosto de 2016 dif his -47 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis
- 16h36min de 31 de agosto de 2016 dif his -135 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis →Documentações ALTERA
- 16h35min de 31 de agosto de 2016 dif his +4 Simulações - Modelsim atual
- 16h35min de 31 de agosto de 2016 dif his +182 N Simulações - Modelsim Criou página com ';Modelsim: *Testebench somador *Testebench multiplicador *.do somador funcional *.do somador temporal *.do multiplicador funcional *[[.do multiplicador tempor...'
- 16h35min de 31 de agosto de 2016 dif his +402 N Circuitos aritméticos - Quartus II Criou página com ';Declarações: *Adder *Subtractor *Multiplier ;Circuitos somadores: *Carry Ripple *Operador VHDL *Carry Select *Carry Lookahead 4 bits *[[Carry Look...' atual
- 16h34min de 31 de agosto de 2016 dif his +46 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis →Circuitos aritméticos
- 16h32min de 31 de agosto de 2016 dif his -184 Circuitos aritméticos atual
- 16h31min de 31 de agosto de 2016 dif his +56 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis →Resumo
- 16h30min de 31 de agosto de 2016 dif his +209 Circuitos aritméticos
- 16h26min de 31 de agosto de 2016 dif his +3 220 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis
- 16h21min de 31 de agosto de 2016 dif his +32 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis
- 16h20min de 31 de agosto de 2016 dif his +10 Circuitos aritméticos
- 16h19min de 31 de agosto de 2016 dif his +367 N Circuitos aritméticos Criou página com ';Declarações: *Adder *Subtractor *Multiplier ;Circuitos somadores: *Carry Ripple *Operador VHDL *Carry Select *Carry Lookahead 4 bits *[[Carry Look...'
- 14h08min de 30 de agosto de 2016 dif his +534 N Multiplicadores: Propagação Criou página com '==Stub== {| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="1" style="background: #efefef;" | Bits ! colspan="1" style="background: #efefef;" |...' atual
- 13h06min de 30 de agosto de 2016 dif his -2 Somadores: Propagação →Stub atual
- 11h25min de 30 de agosto de 2016 dif his 0 Somadores: Propagação →Stub
- 11h10min de 30 de agosto de 2016 dif his -225 Somadores: Propagação →Stub
- 00h37min de 25 de julho de 2016 dif his -99 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2: atual
- 19h09min de 24 de julho de 2016 dif his -256 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 16h15min de 19 de julho de 2016 dif his -70 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 22h56min de 17 de julho de 2016 dif his -245 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 10h28min de 13 de julho de 2016 dif his -1 996 G9:TCC de Kamila Rose da Silva →Simulações
- 10h27min de 13 de julho de 2016 dif his +196 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 15h32min de 12 de julho de 2016 dif his 0 Somadores: Propagação →Carry-Lookahead 16 bits
- 11h15min de 3 de julho de 2016 dif his -26 Simulações atual
- 11h15min de 3 de julho de 2016 dif his +491 N Operador de multiplicação VHDL Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...' atual
- 11h15min de 3 de julho de 2016 dif his +1 428 N Ripple Carry-multiplier Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...' atual
- 11h14min de 3 de julho de 2016 dif his +1 728 N Carry Save-multiplier Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...' atual
- 11h13min de 3 de julho de 2016 dif his +19 Simulações
- 11h11min de 3 de julho de 2016 dif his +439 N Carry Ripple Criou página com '<syntaxhighlight lang=vhdl> --Book: Circuit design/ 164 -- Carry-ripple architecture adder_carry_ripple of adder is begin process (a,b, cin) variable carry: std_logic_vector (n downto 0)...' atual
- 11h11min de 3 de julho de 2016 dif his +1 135 N Carry Chain Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...' atual
- 11h11min de 3 de julho de 2016 dif his +914 N Carry Select Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...'
- 11h10min de 3 de julho de 2016 dif his +1 325 N Carry Skip Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...'
- 11h10min de 3 de julho de 2016 dif his +901 N Carry Lookahead 16 bits Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...'
- 11h09min de 3 de julho de 2016 dif his +885 N Carry Lookahead 8 bits Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...'
- 11h09min de 3 de julho de 2016 dif his +508 N Operador VHDL Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...' atual
- 11h08min de 3 de julho de 2016 dif his +869 N Carry Lookahead 4 bits Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...'
- 11h06min de 3 de julho de 2016 dif his +2 979 N Multiplier Criou página com '<syntaxhighlight lang=vhdl> LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY work; entity DUT_mult is GENERIC (n_DUT : INTEGER := 32; -- Dados seriais transmitidos bits_DUT : INTE...' atual
- 11h06min de 3 de julho de 2016 dif his +2 564 N Subtractor Criou página com '<syntaxhighlight lang=vhdl> LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY work; entity DUT_sub is GENERIC (bits_DUT : INTEGER := 5; -- Bits do contador interno log2(n) n_DUT : INTEG...' atual
- 11h05min de 3 de julho de 2016 dif his -936 Simulações
- 11h05min de 3 de julho de 2016 dif his +3 251 N Adder Criou página com '<syntaxhighlight lang=vhdl> LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY work; entity DUT_adder is GENERIC (n_DUT : INTEGER := 4; -- Dados seriais transmitidos bits_DUT : INTEGER :=...' atual
- 19h58min de 1 de julho de 2016 dif his +67 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 12h51min de 29 de junho de 2016 dif his -207 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 20h43min de 28 de junho de 2016 dif his -48 Simulações
- 20h42min de 28 de junho de 2016 dif his +317 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 22h12min de 27 de junho de 2016 dif his -1 756 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 18h13min de 17 de junho de 2016 dif his +135 G9:TCC de Kamila Rose da Silva →Documentações ALTERA
- 22h54min de 16 de junho de 2016 dif his +661 G9:TCC de Kamila Rose da Silva →Simulações
- 08h34min de 15 de junho de 2016 dif his +420 Simulações
- 22h45min de 14 de junho de 2016 dif his +1 G9:TCC de Kamila Rose da Silva →Documentações ALTERA
- 18h18min de 14 de junho de 2016 dif his -9 G9:TCC de Kamila Rose da Silva →Simulações
- 13h56min de 10 de junho de 2016 dif his 0 Somadores: Propagação →Carry-Ripple
- 21h38min de 9 de junho de 2016 dif his +1 Somadores: Propagação →Carry-Lookahead 8 bits
- 20h56min de 9 de junho de 2016 dif his 0 Somadores 128 bits: Área atual
- 22h53min de 8 de junho de 2016 dif his 0 Somadores 64 bits: Área atual
- 22h39min de 8 de junho de 2016 dif his 0 Somadores 32 bits: Área atual
- 22h34min de 8 de junho de 2016 dif his 0 Somadores 16 bits: Área atual
- 22h29min de 8 de junho de 2016 dif his 0 Somadores: Propagação →Carry-Lookahead 8 bits
- 21h42min de 8 de junho de 2016 dif his 0 Somadores 8 bits: Área atual
- 16h51min de 8 de junho de 2016 dif his +661 G9:TCC de Kamila Rose da Silva →Simulações
- 08h32min de 8 de junho de 2016 dif his 0 Somadores: Propagação →Carry-Ripple
- 08h31min de 8 de junho de 2016 dif his 0 Somadores: Propagação →Carry-Ripple
- 22h23min de 7 de junho de 2016 dif his +1 Somadores: Propagação →Carry-Lookahead 16 bits
- 09h49min de 18 de maio de 2016 dif his +51 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 08h32min de 18 de maio de 2016 dif his +122 Somadores: Propagação
- 08h32min de 18 de maio de 2016 dif his 0 Somadores 4 bits: Área atual
- 08h17min de 18 de maio de 2016 dif his -60 Somadores 8 bits: Área
- 08h05min de 18 de maio de 2016 dif his +81 Somadores: Propagação
- 23h12min de 17 de maio de 2016 dif his 0 Somadores 16 bits: Área
- 23h08min de 17 de maio de 2016 dif his +2 965 N Somadores 16 bits: Área Criou página com '{| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="8" style="background: #efefef;" | Carry-Ripple 16 Bits |- !width="50"| Inst !width="50"| LE ...'
- 23h08min de 17 de maio de 2016 dif his +251 Somadores: Propagação
- 22h24min de 17 de maio de 2016 dif his +30 Simulações →Tabelas
- 22h23min de 17 de maio de 2016 dif his -2 Somadores: Propagação
- 22h23min de 17 de maio de 2016 dif his +504 Somadores 32 bits: Área
- 21h35min de 17 de maio de 2016 dif his +3 010 N Somadores 64 bits: Área Criou página com '{| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="8" style="background: #efefef;" | Carry-Ripple 64 Bits |- !width="50"| Inst !width="50"| LE ...'
- 21h34min de 17 de maio de 2016 dif his +1 131 Somadores: Propagação
- 20h50min de 17 de maio de 2016 dif his +514 Somadores 128 bits: Área
- 20h41min de 17 de maio de 2016 dif his +98 Simulações →Tabelas
- 08h10min de 11 de maio de 2016 dif his -1 Subtratores 32 bits: Área atual
- 08h10min de 11 de maio de 2016 dif his +1 Subtratores: Propagação atual
- 08h00min de 11 de maio de 2016 dif his +509 Somadores 32 bits: Área
- 08h00min de 11 de maio de 2016 dif his +22 Somadores: Propagação
- 23h46min de 10 de maio de 2016 dif his +55 Subtratores: Propagação
- 23h41min de 10 de maio de 2016 dif his -2 Subtratores 128 bits: Área atual
- 22h56min de 10 de maio de 2016 dif his +989 N Subtratores 8 bits: Área Criou página com '{| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="8" style="background: #efefef;" | Operador 8 Bits |- !width="50"| Inst !width="50"| LE !widt...' atual
- 22h56min de 10 de maio de 2016 dif his +2 512 N Somadores 8 bits: Área Criou página com '{| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="8" style="background: #efefef;" | Carry-Ripple 8 Bits |- !width="50"| Inst !width="50"| LE !...'
- 22h56min de 10 de maio de 2016 dif his +95 Simulações →Tabelas
- 22h22min de 10 de maio de 2016 dif his +517 Somadores 128 bits: Área
- 22h21min de 10 de maio de 2016 dif his +725 Somadores: Propagação
- 09h11min de 4 de maio de 2016 dif his +163 Subtratores: Propagação
- 09h11min de 4 de maio de 2016 dif his -214 Subtratores 4 bits: Área atual
- 09h07min de 4 de maio de 2016 dif his +973 N Subtratores 32 bits: Área Criou página com '{| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="8" style="background: #efefef;" | Operador 32 Bits |- !width="50"| Inst !width="50"| LE !wid...'
- 08h52min de 4 de maio de 2016 dif his +1 175 N Subtratores 4 bits: Área Criou página com '==Operador== {| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="1" style="background: #efefef;" | Bits ! colspan="1" style="background: #efefef...'
- 22h10min de 3 de maio de 2016 dif his +993 N Subtratores 128 bits: Área Criou página com '{| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="8" style="background: #efefef;" | Operador 128 Bits |- !width="50"| Inst !width="50"| LE !wi...'
- 22h08min de 3 de maio de 2016 dif his +1 012 N Subtratores: Propagação Criou página com '==Operador== {| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="1" style="background: #efefef;" | Bits ! colspan="1" style="background: #efefef...'
- 19h18min de 3 de maio de 2016 dif his +410 Simulações
- 19h13min de 3 de maio de 2016 dif his +1 915 N Somadores 4 bits: Área Criou página com '{| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="8" style="background: #efefef;" | Carry-Ripple 4 Bits |- !width="50"| Inst !width="50"| LE !...'
- 19h09min de 3 de maio de 2016 dif his +165 Somadores: Propagação
- 18h32min de 3 de maio de 2016 dif his +50 Simulações →Somadores
- 18h31min de 3 de maio de 2016 dif his +1 956 N Somadores 32 bits: Área Criou página com '{| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="8" style="background: #efefef;" | Carry-Ripple 32 Bits |- !width="50"| Inst !width="50"| LE ...'
- 18h30min de 3 de maio de 2016 dif his +171 Somadores: Propagação
- 17h31min de 3 de maio de 2016 dif his +2 050 N Somadores: Propagação Criou página com '==Carry-Ripple== {| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="1" style="background: #efefef;" | Bits ! colspan="1" style="background: #ef...'
- 17h27min de 3 de maio de 2016 dif his +2 005 N Somadores 128 bits: Área Criou página com '{| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="8" style="background: #efefef;" | Carry-Ripple 128 Bits |- !width="50"| Inst !width="50"| LE ...'
- 16h21min de 3 de maio de 2016 dif his -1 071 Simulações →Somadores
- 14h19min de 2 de maio de 2016 dif his -239 Simulações →Somadores
- 17h34min de 1 de maio de 2016 dif his +855 Simulações →Somadores
- 17h17min de 1 de maio de 2016 dif his +477 Simulações →Somadores
- 11h09min de 26 de abril de 2016 dif his +261 Deserial/Serial - Pedroni VHDL →Simulações atual
- 14h52min de 23 de abril de 2016 dif his +54 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 14h36min de 12 de abril de 2016 dif his -40 Circuito Somador Carry Ripple - Pedroni →Simulações atual
- 14h34min de 12 de abril de 2016 dif his -14 Circuito Somador Carry Ripple - Pedroni →Simulações
- 13h48min de 12 de abril de 2016 dif his +47 Circuito Somador Carry Ripple - Pedroni →Simulações
- 10h16min de 11 de abril de 2016 dif his +135 Circuito Somador Carry Ripple - Pedroni →Simulações
- 10h10min de 11 de abril de 2016 dif his +159 Circuito Somador e Subtrator - Pedroni →Simulações atual
- 10h05min de 11 de abril de 2016 dif his -1 Circuito Somador e Subtrator - Pedroni →VHDL
- 10h04min de 11 de abril de 2016 dif his +199 Circuito Somador e Subtrator - Pedroni →Simulações
- 09h54min de 11 de abril de 2016 dif his -2 Circuito Somador Carry Ripple - Pedroni →Testbench
- 09h54min de 11 de abril de 2016 dif his +142 Circuito Somador Carry Ripple - Pedroni →Simulações
- 09h41min de 11 de abril de 2016 dif his +22 Circuito Somador Carry Ripple - Pedroni →Simulações
- 22h16min de 10 de abril de 2016 dif his -2 Circuito Somador e Subtrator - Pedroni →Simulações
- 22h16min de 10 de abril de 2016 dif his +89 Circuito Somador e Subtrator - Pedroni
- 21h44min de 10 de abril de 2016 dif his 0 N Arquivo:Somador chip.png atual
- 21h36min de 10 de abril de 2016 dif his -14 Simulações
- 18h49min de 9 de abril de 2016 dif his +111 Circuito Somador e Subtrator - Pedroni
- 18h40min de 9 de abril de 2016 dif his +66 Deserial/Serial - Pedroni VHDL →Simulações
- 18h09min de 9 de abril de 2016 dif his +55 Deserial/Serial - Pedroni VHDL
- 18h08min de 9 de abril de 2016 dif his 0 N Arquivo:Deserial chip.png atual
- 18h07min de 9 de abril de 2016 dif his +129 Deserial/Serial - Pedroni VHDL →Simulações
- 00h14min de 9 de abril de 2016 dif his +52 Circuito Somador Carry Ripple - Pedroni →Simulações
- 00h10min de 9 de abril de 2016 dif his +7 Circuito Somador Carry Ripple - Pedroni →Simulações
- 00h01min de 9 de abril de 2016 dif his +100 Circuito Somador Carry Ripple - Pedroni →Simulações
- 23h50min de 8 de abril de 2016 dif his -70 Circuito Somador Carry Ripple - Pedroni
- 23h50min de 8 de abril de 2016 dif his 0 N Arquivo:Carry ripple chip.png atual
- 23h45min de 8 de abril de 2016 dif his -8 Deserial/Serial - Pedroni VHDL →Simulações
- 23h45min de 8 de abril de 2016 dif his -97 Circuito Somador Carry Ripple - Pedroni →Simulações
- 23h40min de 8 de abril de 2016 dif his -249 Deserial/Serial - Pedroni VHDL
- 23h39min de 8 de abril de 2016 dif his +28 Deserial/Serial - Pedroni VHDL →Simulações
- 21h40min de 5 de abril de 2016 dif his 0 Deserial/Serial - Pedroni VHDL →Testbench
- 21h39min de 5 de abril de 2016 dif his -54 Deserial/Serial - Pedroni VHDL →Testbench
- 21h39min de 5 de abril de 2016 dif his -177 Deserial/Serial - Pedroni VHDL →Testbench
- 20h37min de 5 de abril de 2016 dif his +7 Deserial/Serial - Pedroni VHDL →Simulações
- 20h18min de 5 de abril de 2016 dif his -2 Deserial/Serial - Pedroni VHDL →Testbench
- 20h17min de 5 de abril de 2016 dif his 0 N Arquivo:ReportPDeserial8bits.png atual
- 20h11min de 5 de abril de 2016 dif his 0 Deserial/Serial - Pedroni VHDL →Testbench
- 20h10min de 5 de abril de 2016 dif his 0 N Arquivo:ReportTDeserial-8bits.png atual
- 20h09min de 5 de abril de 2016 dif his -18 Deserial/Serial - Pedroni VHDL →Testbench
- 20h06min de 5 de abril de 2016 dif his +277 Deserial/Serial - Pedroni VHDL →Testbench
- 19h59min de 5 de abril de 2016 dif his 0 N Arquivo:ReportTDeserial8bits.png atual
- 19h56min de 5 de abril de 2016 dif his 0 N Arquivo:ReportDeserial-8bits.png atual
- 19h28min de 5 de abril de 2016 dif his +1 938 Deserial/Serial - Pedroni VHDL →Testbench
- 19h27min de 5 de abril de 2016 dif his +2 012 Deserial/Serial - Pedroni VHDL →VHDL
- 19h25min de 5 de abril de 2016 dif his +11 Deserial/Serial - Pedroni VHDL →Simulações
- 16h18min de 4 de abril de 2016 dif his +150 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 10h13min de 1 de abril de 2016 dif his -257 m G9:TCC de Kamila Rose da Silva →Definições
- 10h13min de 1 de abril de 2016 dif his +94 G9:TCC de Kamila Rose da Silva →Documentações ALTERA
- 09h40min de 1 de abril de 2016 dif his +91 G9:TCC de Kamila Rose da Silva →Simulações
- 09h39min de 1 de abril de 2016 dif his +664 G9:TCC de Kamila Rose da Silva →Definições
- 09h07min de 1 de abril de 2016 dif his +96 Deserial/Serial - Pedroni VHDL →Testbench
- 09h06min de 1 de abril de 2016 dif his +18 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 20h54min de 31 de março de 2016 dif his +9 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 20h53min de 31 de março de 2016 dif his +128 G9:TCC de Kamila Rose da Silva →Simulações
- 20h51min de 31 de março de 2016 dif his +72 G9:TCC de Kamila Rose da Silva →Simulações
- 20h29min de 31 de março de 2016 dif his +393 G9:TCC de Kamila Rose da Silva →Simulações
- 10h19min de 31 de março de 2016 dif his -1 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 10h19min de 31 de março de 2016 dif his +126 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 09h43min de 31 de março de 2016 dif his +31 m Deserial/Serial - Pedroni VHDL →Simulações
- 10h29min de 30 de março de 2016 dif his -2 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 10h28min de 30 de março de 2016 dif his -438 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 07h44min de 30 de março de 2016 dif his -844 Deserial/Serial - Pedroni VHDL →VHDL
- 07h43min de 30 de março de 2016 dif his +1 728 N Deserial/Serial - Pedroni VHDL Criou página com '__NOTOC__ ==Estrutura== *Circuito deserializador/serializador (Recebe logic, sai logic_vector) *Possui um contador de teste afim de depuração (Exemplo do Loop: conta até 3 e j...'
- 07h42min de 30 de março de 2016 dif his -52 Simulações →Serializador
- 07h41min de 30 de março de 2016 dif his -1 715 Circuito Deserializador - Pedroni VHDL Limpou toda a página atual
- 07h41min de 30 de março de 2016 dif his -1 752 Circuito Serializador - Pedroni VHDL Limpou toda a página atual
- 11h19min de 29 de março de 2016 dif his -979 G9:TCC de Kamila Rose da Silva
- 11h13min de 29 de março de 2016 dif his +958 G9:TCC de Kamila Rose da Silva →TCC-1
- 11h12min de 29 de março de 2016 dif his -27 G9:TCC de Kamila Rose da Silva →Resumo Estendido e TCC1
- 11h10min de 29 de março de 2016 dif his -84 G9:TCC de Kamila Rose da Silva →Estudo de circuitos aritméticos e implementação em Dispositivos Lógicos Programáveis
- 11h07min de 29 de março de 2016 dif his -495 G9:TCC de Kamila Rose da Silva →Subtractions
- 11h07min de 29 de março de 2016 dif his -36 G9:TCC de Kamila Rose da Silva →Codes
- 11h07min de 29 de março de 2016 dif his -19 313 G9:TCC de Kamila Rose da Silva →Multiplicadores
- 11h07min de 29 de março de 2016 dif his -10 816 G9:TCC de Kamila Rose da Silva →Adders
- 11h01min de 29 de março de 2016 dif his +1 239 Circuito Serializador - Pedroni VHDL
- 11h00min de 29 de março de 2016 dif his -653 Circuito Deserializador - Pedroni VHDL
- 10h54min de 29 de março de 2016 dif his +1 855 Circuito Deserializador - Pedroni VHDL →Código VHDL
- 10h54min de 29 de março de 2016 dif his +1 Simulações →Serializers
- 10h51min de 29 de março de 2016 dif his -49 G9:TCC de Kamila Rose da Silva →Referências Bibliográficas:
- 10h51min de 29 de março de 2016 dif his +98 G9:TCC de Kamila Rose da Silva →Links importantes
- 10h50min de 29 de março de 2016 dif his -290 G9:TCC de Kamila Rose da Silva →Multiplicadores
- 10h50min de 29 de março de 2016 dif his -1 764 G9:TCC de Kamila Rose da Silva →Somadores
- 10h03min de 29 de março de 2016 dif his +20 Circuito Somador Carry Ripple - Pedroni →Testbench
- 11h00min de 24 de fevereiro de 2016 dif his 0 G9:TCC de Kamila Rose da Silva →Definições
- 10h45min de 24 de fevereiro de 2016 dif his +257 G9:TCC de Kamila Rose da Silva
- 10h37min de 24 de fevereiro de 2016 dif his +38 Circuito Somador Carry Ripple - Pedroni
- 10h37min de 24 de fevereiro de 2016 dif his +1 416 Circuito Somador Carry Ripple - Pedroni →Testbench
- 10h36min de 24 de fevereiro de 2016 dif his 0 N Arquivo:Carry ripple time.png atual
- 10h34min de 24 de fevereiro de 2016 dif his 0 N Arquivo:Carry ripple func.png atual
- 18h25min de 4 de janeiro de 2016 dif his +159 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 14h17min de 22 de dezembro de 2015 dif his +513 N Circuito Deserializador - Pedroni VHDL Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> </syntaxhighlight> ==Testbench== *Código *Resultado (print) ==Simulações== {| border="1" cellpadding="5" cellspacing="0" s...'
- 14h16min de 22 de dezembro de 2015 dif his +513 N Circuito Serializador - Pedroni VHDL Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> </syntaxhighlight> ==Testbench== *Código *Resultado (print) ==Simulações== {| border="1" cellpadding="5" cellspacing="0" s...'
- 14h16min de 22 de dezembro de 2015 dif his +103 Simulações →Multiplicadores
- 13h50min de 9 de dezembro de 2015 dif his +915 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 16h36min de 7 de dezembro de 2015 dif his +803 N Op. Lógico - Pedroni Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Pedroni - 491 --8 bits: library ieee; use ieee.std_logic_1164.all; entity add_sub is generic (n: integer := 8); po...' atual
- 16h35min de 7 de dezembro de 2015 dif his +27 Simulações →Somadores
- 16h33min de 7 de dezembro de 2015 dif his -14 Simulações →Somadores
- 16h33min de 7 de dezembro de 2015 dif his +4 235 N Circuito Multiplicador - Guide Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> ---------------------------------------------------------------------------- -- parallel_csa_multiplier.vhd -- -- sectio...' atual
- 16h31min de 7 de dezembro de 2015 dif his +4 459 N Circuito Multiplicador Desloca e Soma CSA - Guide Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: GUIDE/199 -- ---------------------------------------------------------------------------- -- sequential_CSA_mult...' atual
- 16h29min de 7 de dezembro de 2015 dif his +3 576 N Circuito Multiplicador Desloca e Soma - Guide Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: GUIDE/196 -- ---------------------------------------------------------------------------- -- shift_and_add_multi...' atual
- 16h28min de 7 de dezembro de 2015 dif his +2 602 N Carry-Save Parallel Multipler - Guide Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: GUIDE/187 -- ---------------------------------------------------------------------------- -- parallel_csa_multip...' atual
- 16h28min de 7 de dezembro de 2015 dif his +2 227 N Multiplicador Paralelo Carry Ripple - Guide Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: GUIDE/186 -- --------------------------------------------------------------------------- -- parallel_multiplier....' atual
- 16h25min de 7 de dezembro de 2015 dif his +1 827 N Circuito Multiplicador - Pedroni-VHDL Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: PedroniVHDL/77 --4 bits ---------------------------------------------------- LIBRARY ieee; USE ieee.std_logic_11...' atual
- 16h24min de 7 de dezembro de 2015 dif his +967 N Ponto Fixo - Pedroni-VHDL Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: PedroniVHDL/57 --8 bits -------------------------------------- LIBRARY ieee_proposed; USE ieee_proposed.fixed_pk...' atual
- 16h22min de 7 de dezembro de 2015 dif his +764 N Circuito Multiplicador - John Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: John/333 --32 bits library ieee; use ieee.numeric_bit.all; entity multiplier is port( a,b: in unsigned (31 d...' atual
- 16h21min de 7 de dezembro de 2015 dif his +2 415 N Arranjo de Multiplicadores - John Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: John/218 --4 bits library ieee; use ieee.numeric_bit.all; entity array_mult is port( x,y : in bit_vector(3 d...' atual
- 16h19min de 7 de dezembro de 2015 dif his +64 Simulações →Multiplicadores
- 14h37min de 7 de dezembro de 2015 dif his +125 Circuito Somador e Subtrator - Pedroni
- 22h35min de 5 de dezembro de 2015 dif his +1 192 Circuito Somador - Guide Desfeita a edição 99496 de Kamila.r (Discussão) atual
- 22h34min de 5 de dezembro de 2015 dif his -1 192 Circuito Somador - Guide Limpou toda a página
- 22h32min de 5 de dezembro de 2015 dif his +1 192 N Circuito Somador - Guide Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: GUIDE/175 --8 bits ---------------------------------------------------------------------------- -- two_s_comp_ad...'
- 22h31min de 5 de dezembro de 2015 dif his +2 756 N Circuito Somador Carry Ripple - Guide Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: GUIDE/159 --m*k bits ---------------------------------------------------------------------------- -- carry_selec...' atual
- 22h25min de 5 de dezembro de 2015 dif his +1 402 N Circuito Somador Carry Lookahead - Pedroni Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: Pedroni/490 --4 bits carry-lookahead --Uso do component library ieee; use ieee.std_logic_1164.all; entity carry...' atual
- 22h24min de 5 de dezembro de 2015 dif his -10 Simulações
- 22h18min de 5 de dezembro de 2015 dif his -95 G9:TCC de Kamila Rose da Silva
- 22h16min de 5 de dezembro de 2015 dif his -3 411 G9:TCC de Kamila Rose da Silva →Resumo da implementação - Multiplicadores
- 22h15min de 5 de dezembro de 2015 dif his -4 927 G9:TCC de Kamila Rose da Silva →Resumo da implementação - Somadores
- 22h12min de 5 de dezembro de 2015 dif his +1 098 N Circuito Somador e Subtrator - Pedroni Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: Pedroni/491 --8 bits library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity add_sub is ...'
- 22h12min de 5 de dezembro de 2015 dif his +1 523 N Circuito Somador BCD - John Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: John/194 --8 bits library ieee; use ieee.numeric_bit.all; entity bcd_adder is port (x,y : in unsigned (7 dow...' atual
- 22h11min de 5 de dezembro de 2015 dif his +896 N Circuito Somador - John Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: John/199 --32 bits library ieee; use ieee.numeric_bit.all; entity adder is port( a,b: in unsigned (31 downt...' atual
- 22h10min de 5 de dezembro de 2015 dif his +1 071 N Circuito Somador e Subtrator 2 - Chu Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: Chu/171 --8 bits library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity addsub is port( ...' atual
- 22h09min de 5 de dezembro de 2015 dif his +985 N Circuito Somador e Subtrator - Chu Criou página com '__NOTOC__ ==Estrutura== * * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: Chu/172 --8 bits library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity addsub is port( ...' atual
- 22h00min de 5 de dezembro de 2015 dif his +37 Circuito Somador Carry Ripple - Pedroni →Código VHDL
- 19h27min de 5 de dezembro de 2015 dif his +27 Circuito Somador Carry Ripple - Pedroni →Simulações
- 18h43min de 5 de dezembro de 2015 dif his +231 Circuito Somador Carry Ripple - Pedroni →Estrutura
- 18h30min de 5 de dezembro de 2015 dif his +1 172 N Circuito Somador Carry Ripple - Pedroni Criou página com '__NOTOC__ ==Estrutura== * ==Código VHDL== <syntaxhighlight lang=vhdl> --Book: Pedroni/488 --8 bits library ieee; use ieee.std_logic_1164.all; entity carry_ripple_adder is generic (n: integer ...'
- 18h24min de 5 de dezembro de 2015 dif his +1 Simulações