Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis

De MediaWiki do Campus São José
Ir para: navegação, pesquisa
Autora

Kamila Rose da Silva - Currículo Lattes

Orientador

Prof. Marcos Moecke

Curso

CST em Sistemas de Telecomunicações

Resumo

O sistema de numeração binário, junto da aritmética binária, é de extrema importância para a realização de aplicações em sistemas que envolvem processamento de sinais digitais, fundamentais em sistemas de telecomunicações. O desenvolvimento dos circuitos baseia-se na implementação em dispositivos lógicos programáveis, prática que vem se expandindo em aplicações em hardware, por sua reconfigurabilidade e maior velocidade de execução quando comparado a outros métodos. Neste trabalho todo o hardware foi implementado em VHDL permitindo avaliar quesitos como quantidade de hardware utilizado, tempo de propagação do caminho crítico e clock máximo. Para a avaliação de desempenho foi construído um cenário de testes para permitir variar a quantidade de bits das entradas e saídas dos circuitos entre 4 até N bits. O ambiente de teste criado com o uso dos deserializadores e serializados para alimentar com dados os dispositivos sob teste (somadores e multiplicadores) juntamente com o uso da metodologia LogickLock e dos atributos de {\it keep} do VHDL permitiram realizar efetivamente a comparação de desempenho das diferentes implementações. As avaliações realizadas mostram que a descrição das operações de soma, subtração e multiplicação através dos respectivos operadores VHDL resultou em um melhor desempenho tanto no quesito tempo de propagação como no número de elementos lógicos utilizados, exceto em alguns casos. Para o somador de 4 bits, o menor atraso de propagação foi obtido com os circuitos Carry select, Carry chain e Carry skip. Por outro lado, para o somador de 128 bits, a implementação Carry lookahead 16 bits teve melhor desempenho em termos de atraso de propagação, a um custo de hardware quase 8 vezes maior. Para o multiplicador os dados obtidos também mostram que o uso do operador VHDL além de resultar no melhor desempenho tanto em relação ao tempo de propagação como na quantidade de hardware utilizado, ainda possibilita habilitar no compilador o uso dos multiplicadores embutidos no FPGA, resultando em redução do atraso de propagação entre 30% a 45%.

Palavras chave

Desempenho de circuitos aritméticos, tipos de somadores, multiplicadores, FPGA, VHDL.

Abstract

The binary number system along with the binary arithmetic are of utmost importance for the development of applications in systems involving digital signal processing, essential in telecommunications systems. The development of these circuits is based on the implementation of programmable logic devices, practice that is growing in hardware applications because of its reconfigurability and higher speed of execution when compared to others methods. In this work all the hardware was implemented in VHDL that allowed measure issues such as quantity of hardware used, time of critical path propagation and maximum clock. For the performance evaluation were constructed a scenario testing to allow varying the amount of bits of the inputs and outputs of the circuits from 4 to N bits. The test environment created using deserializers and serializer to feed for data to the devices under test (adders and multipliers) with the use of LogickLock methodology and keep attributes VHDL allowed effectively perform a comparison of the performance of different implementations. The evaluations show that the description of the sum, subtraction and multiplication through their VHDL operators resulted in a better performance both in the category propagation time as the number of logic elements used, except in some cases. For the 4 bits adder, the lowest propagation delay was obtained with the circuits Carry select, Carry chain and Carry skip. On the other hand, to the 128 bits adder, to implement Carry lookahead 16 bits had better performance in terms of propagation delay but at a cost of almost 8 times higher use of hardware. For the multiplier the data obtained also shown the use of VHDL operator also resulting in an improve in the performance both in relation to the propagation time as the amount of hardware used, also allows to enable the compiler to use the multipliers embedded in the FPGA, resulting in reduced the propagation delay between 30% and 45%.

Keywords

Performance arithmetic circuits, types of adders, multipliers, FPGA, VHDL.

Arquivos

Arquivos relacionados a trabalho, a monografia em pdf e também arquivos fontes e executáveis estão disponibilizados nos links abaixo:

Anexos

Mais informações sobre este trabalho podem ser encontradas nos links abaixo: