Usuário:Kamila.r

De MediaWiki do Campus São José
Ir para: navegação, pesquisa
  1. Publicação: Modernização das aulas de Laboratório de Circuitos Lógicos - 2013.
  2. Publicação: Modernização das aulas de laboratório de circuitos lógicos: fase implementação - 2014.
  3. Sugestão de Experimentos.
  4. Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis
  5. TCC - Estudo de Unidades de Aritmética implementadas com DLP


Mestrado
2014: Implementação

Semanário do Bolsista 2014: Implementação

Horários 1° semestre
  • (4h) SEG 15:30 às 19:30
  • (4h) TER 7:30 às 9:40 - 17:30 às 19:20
  • (4h) QUA 7:30 às 9:40 - 17:30 às 19:20
  • (4h) QUI 9:30 às 11:40 - 17:30 às 19:20
  • (4h) SEX 7:30 às 9:40 - 17:30 às 19:20
Horários 2° semestre
  • (4h) SEG 13:30 às 15:40 - 17:30 às 19:20
  • (2h) TER 7:30 às 9:30
  • (6h) QUA 9:30 às 11:30 - 13:30 às 17:30
  • (2h) QUI 7:30 às 9:30
  • (6h) SEX 7:30 às 9:40 - 15:30 às 19:20

Abril

Semana 01
01-04 Abril:
  • Definição dos passos iniciais do trabalho
  • Leitura dos Manuais do Protolab
  • Sondagem junto aos professores sobre o tipo de experimentos utilizados em Eletrônica Digital
  • Formatação da máquina linux e transferência dos arquivos Kamila e Lacip
  • Estudo dos manuais com experimentos
  • Download do software QuartusII V13
  • Definição de proposta: fazer um formulário para os professores da área de circuitos lógicos indicando os circuitos disponíveis no Manual 8810 para que eles possam selecionar por grau de importância e/ou necessidade quais os mais utilizados e que deveriam ser propostos também no Quartus
Semana 02
07-11 Abril:
  • Solicitado ao suporte a instalação da nova versão do Quartus
  • Elaboração do questionário dos professores
  • Em conversa com a professora Elen e o professor Eduardo, ambos recomendaram que os roteiros a serem desenvolvidos deveriam partir dos circuitos mais simples, com algumas portas lógicas, para melhor entendimento do funcionamento delas e uma interação inicial mais simples com o software
Semana 03
14-17 Abril:
  • Término do formulário dos professores
  • Estudo das biografias do TOKHEIM
  • Software Quartus V13 foi instalado
  • Testes com a nova versão
  • Desenvolvimento de uma relação de experimentos para propor aos professores da área de CIL
Semana 04
22-30 Abril:
  1. Portas AND > Módulo 8810
  2. Portas OR, NOT e NOR > Módulo 8810
  3. Porta NAND e teorema de De Morgan > Módulo 8810
  4. Programar o FPGA > Módulo 8810
  5. Sistema de numeração binário >
  6. Decodificador de 3 para 8, 1 para 2, 2 para 3 (binário para one-hot) >
  7. Multiplexadores/Demultiplexadores > Módulo 8810
  8. Tipos de Flip-Flops e Latch > TOKEIM
  9. Contador UP/DOWN > TOKEIM
  10. Contadores comerciais > TOKEIM
  11. Registrador de deslocamento > TOKEIM
  12. Comparador de magnitude > Módulo 8810
  13. Somador/Subtrator/Complemento de 2; (4 e 8 bits) > Módulo 8810
  14. Projeto de circuito para detectar Overflow > Módulo 8810
  15. Multiplicador >
  16. (...)

Maio

Semana 05
05-09 Maio:
  • Definir os objetivos de cada experimento mencionado na lista:
Porta AND
  • Utilizar o diagrama esquemático do Quartus II para inserir um circuito;
  • Gerar formas de onda para entrada de simulação usando o QSIM;
  • Obter o sinal de saída simulado usando o QSIM - diagrama funcional;
  • Compreender o funcionamento da porta AND;
  • Entender a tabela verdade de circuitos lógicos;
  • Obter as imagens e dados para a confecção de relatório técnico;
Portas OR, NOT e NOR
  • Utilizar o diagrama esquemático do Quartus II para inserir um circuito;
  • Obter o sinal de saída simulado usando o QSIM - diagrama funcional;
  • Obter o sinal de saída simulado usando o QSIM - diagrama temporal (uso de cursores para medições);
  • Compreender o funcionamento das porta OR, NOT e NOR;
  • Entender a tabela verdade de circuitos lógicos;
Porta NAND e teorema de De Morgan
  • Utilizar o diagrama esquemático do Quartus II para inserir um circuito;
  • Obter o sinal de saída simulado usando o QSIM - diagrama funcional;
  • Compreender o funcionamento da porta NAND;
  • Utilizar portas NAND para a implementação de portas OR, NOR, NOT e AND;
  • Entender a equivalência de circuitos;
Programar o FPGA
  • Utilizar o diagrama esquemático do Quartus II para inserir um circuito;
  • Obter o sinal de saída simulado usando o QSIM - diagrama funcional;
  • Compreender o funcionamento das portas XOR e XNOR;
  • Definir a pinagem de saída;
  • Programar o FPGA para implementar um comparador de palavras (ou gerador de paridade); DE2-115
  • Entender o preenchimento da tabela verdade seguindo o resultado apresentado pelo circuito;
Sistema de numeração binário
  • Compreender o funcionamento do display de sete segmentos;
  • Compreender o funcionamento do codificador binário para sete segmentos;
  • Gerar formas de onda para entrada de simulação;
  • Fazer a simulação funcional do circuito com o QSIM;
  • Preparar o circuito lógico para gravação em um kit de desenvolvimento; DE2-115
  • Verificar os resultados obtidos;
Decodificador de 3 para 8, 1 para 2, 2 para 4 (binário para one-hot)
  • Compreender o funcionamento do decodificador 3 para 8; 74X138
  • Gerar formas de onda para entrada de simulação;
  • Fazer a simulação funcional do circuito com o QSIM;
  • Preparar o circuito lógico para gravação em um kit de desenvolvimento; DE0-NANO
  • Verificar os resultados obtidos;
Multiplexadores/Demultiplexadores
  • Multiplexador/Seletor de 8 para 1; 74X151
  • 2x Multiplexador/Seletor de 4 para 1; 74X153
  • 4x Multiplexador/Seletor de 2 para 1; 74X157/158
  • XXXXXXXXXXXX
Tipos de Flip-Flops e Latch
  • Compreender o funcionamento de Flip-Flops D, RS, JK e Latch RS e D;
  • Compreender e observar o funcionando do CLOCK nos circutos;
  • Fazer a simulação funcional dos circuito com o QSIM;
  • Gerar formas de onda para entrada de simulação;
  • Preparar o circuito lógico para gravação em um kit de desenvolvimento; DEO-NANO
  • Verificar os resultados obtidos;
Contador UP/DOWN
  • Inserir diagrama esquemático de um circuito lógico com o Quartus II (circuito discreto);
  • Fazer a simulação funcional de um circuito com o QSIM;
  • Gerar formas de onda para entrada de simulação;
  • Fazer a simulação temporal do circuito com o QSIM;
  • Preparar o circuito lógico para gravação em um kit de desenvolvimento; DE0-NANO
  • Verificar os resultados obtidos;
Contadores comerciais
(74XX)
  • Inserir diagrama esquemático de um circuito lógico com o Quartus II;
  • Fazer a simulação funcional de um circuito com o QSIM;
  • Gerar formas de onda para entrada de simulação;
  • Fazer a simulação temporal do circuito com o QSIM;
  • Preparar o circuito lógico para gravação em um kit de desenvolvimento; DE2-115
  • Verificar os resultados obtidos;
Registrador de deslocamento
  • Inserir diagrama esquemático de um circuito lógico com o Quartus II;
  • Fazer a simulação funcional de um circuito com o QSIM;
  • Gerar formas de onda para entrada de simulação;
  • Fazer a simulação temporal de um circuito com o QSIM;
  • Preparar o circuito lógico para gravação em um kit de desenvolvimento; DEO-NANO
  • Verificar os resultados obtidos;
Comparador de magnitude
  • Utilizar o diagrama esquemático do Quartus II para inserir um circuito;
  • Gerar formas de onda para entrada de simulação usando o QSIM;
  • Obter o sinal de saída simulado usando o QSIM - diagrama funcional;
  • Compreender o funcionamento do comparador de magnitude na forma de CI;
  • Preparar o circuito lógico para gravação em um kit de desenvolvimento; DE0-NANO
  • Verificar os resultados obtidos;
Somador/Subtrator/Complemento de 2; (4 e 8 bits)
  • Compreender o funcionamento dos circuitos aritméticos somador, subtrator e complemento de 2;
  • Obter o sinal de saída simulado usando o QSIM - diagrama funcional;
  • Analisar os resultados obtidos para entender e associar os tipos de operações realizados;
  • Preparar o circuito lógico para gravação em um kit de desenvolvimento; DE0-NANO
  • Verificar os resultados obtidos;
Projeto de circuito para detectar Erros;
  • Projetar circuito para detectar Erro em operações com números binários;
  • Detectar a ocorrência de Erros;
  • Entender funcionamento do Mapa de Karnaugh;
Multiplicador discreto
  • Compreender o funcionamento Multiplicador discreto;
  • Construção de um projeto hierárquico;
  • Obter o sinal de saída simulado usando o QSIM - diagrama funcional;
  • Verificar os resultados obtidos;
Multiplicador
  • Compreender o funcionamento multiplicador binário de 4 bits por 4 bits; 74X284/285
  • Gerar formas de onda para entrada de simulação;
  • Fazer a simulação temporal do circuito com o QSIM;
  • Verificar os resultados obtidos;
Semana 06
12-16 Maio:
  • Término das escolhas dos circuitos e das definições dos objetivos dos mesmos;
  • Edição do formulário dos Professores: fase implementação;
  • Criação de um link na wiki para a descrição de todos os experimentos selecionados, incluindo objetivos e CIs que serão utilizados;
  • Incluir o link no formulário;
  • Projeto MALCIL - Sugestão de experimentos
Semana 07
19-23 Maio:
  • Início das implementações e documentação dos roteiros.
Semana 08
26-30 Maio:
  • Implementações dos experimentos: 1/2/3/...
  • Roteiro 1 -OK (Falta: Inserir Tabela Verdade)

Junho

Semana 09
02-06 Junho:
  • Editar o experimento do roteiro 1;
  • Implementar o .vwf e disponibilizar o doc no roteiro pelo Dropbox;
  • Continuar implementando os experimentos propostos;
Semana 10
09-13 Junho:
  • Construção do Roteiro 2;
  • Implementação do experimento 3/4;

Dúvidas: - Sobre o exp4, foi definido um circuito com apenas portas XNOR; - Definir circuito para exp3 </syntaxhighlight>

Semana 11
16-18 Junho:
  • Fazer resumo estendido sobre a pesquisa de 2013 durante a semana;
  • Após término do resumo, dar início a confecção do banner;


Semana 12
24-27 Junho:
  • Implementação do Exp3 e estudos sobre o tema;
  • Formulação roteiro 3;
  • Término artigo SEPEI;

Julho

Semana 13
30-04 Julho:
  • Continuando implementação dos experimentos e roteiros;
  • Revisão do roteiro do contador para ajudar a Prof Elen em aula de laboratório com alunos do Integrado dia 07/07;
Semana 14
07-11 Julho:
  • Auxilar aula de laboratório CIL (Roteiro contador);
  • Implementação experimento 4;
  • Finalizar roteiros 3;
Semana 15 e 16
14-25 Julho:
  • Experimentos 4,5,9,10 e 11;

Agosto

Semana 16 e 17
30 Julho - 08 Agosto:
  • Roteiros 4,5,9,10 e 11;
 Obs:Quartus com problema na programação do kit
  • Experimento 4:

  1. ============================================================
  2. SW
  3. ============================================================

set_location_assignment PIN_AB28 -to SW[0] set_location_assignment PIN_AC28 -to SW[1] set_location_assignment PIN_AC27 -to SW[2] set_location_assignment PIN_AD27 -to SW[3] set_location_assignment PIN_AB27 -to SW[4] set_location_assignment PIN_AC26 -to SW[5] set_location_assignment PIN_AD26 -to SW[6] set_location_assignment PIN_AB26 -to SW[7]

  1. ============================================================
  2. LED
  3. ============================================================

set_location_assignment PIN_E21 -to LEDG[0] set_location_assignment PIN_E22 -to LEDG[1] set_location_assignment PIN_E25 -to LEDG[2] set_location_assignment PIN_E24 -to LEDG[3] set_location_assignment PIN_H21 -to LEDG[4] </syntaxhighlight>

  • DE0-NANO: family=Cyclone IV device=EP4CE22F17C6N
  • DE2-115: family=Cyclone IV device=EP4CE115F29C7N
Semana 18
11-15 Agosto:
  • Elaboração do banner para o SEPEI;
IMPORTANTE

Erro encontrado no arquivo de pinagem da DE2-115: Os pinos correspondentes aos leds vermelhos(LED1 e LED2) estão invertidos

  1. LED1- PIN_F19
  2. LED2- PIN_E19
  • Print: ordem dos pinos invertida

ErroArq.png

  • Fazer um experimento de contador assíncrono crescente para colocar as imagens no banner(sem pinagem e sem display 7-seg). Para uma simples explicação.
Semana 19
18-22 Agosto:
  • Roteiro 5;
  • Finalização do banner SEPEI;
  • Estudar PEDRONI e Módulo 8810 para definir quais implementações que ainda não foram feitas(Exp6, 7, 8, 12, 13, 14, 15 e 16);
Semana 20
25-29 Agosto:
  • Experimento 12;
  • Estudos sobre exp 15 e 16;
  • Novo roteiro do cont assíncrono crescente atualizado para Quartus v.13 (Apresentação para os Profs);

Contador Assíncrono Crescente - Roteiro para implementação e simulação com QUARTUS II(v.13), QSIM e kit DE2-115

Setembro

Semana 21
01-05 Setembro:
  • Semana SEPEI;
Semana 22
08-12 Setembro:
  • Tutorial sobre Quartus para profs da área;
  • Editar Contador assíncrono crescente e o Experimento1 com os primeiros passos para inclusão do diagrama esquemático no QuartusI;
  • Nomear cada experimento para incluir na listagem do banner pra MCC;
  • Elaboração do banner pra MCC;

Rascunho da listagem dos nomes dos experimentos:

  1. Introdução à ferramenta de ensino Quartus II;
  2. Simulação de portas do tipo OR, NOT e NOR;
  3. Aplicação do Teorema de De Morgan;
  4. Programação no FPGA;
  5. Introdução à sistema de numeração binário;
  6. Implementação de Decodificadores;
  7. Implementação de Multiplexadores;
  8. Introdução à tipos de Flip-Flops;
  9. Contadores assíncronos crescente e decrescente (Discretos);
  10. Contador assíncrono crescente (Comercial);
  11. Registador de deslocamento;
  12. Comparador de magnitude;
  13. Aritmética binária(Somador/Subtrator/Complemento de 2);
  14. Projeto de circuito para detectar Erros e aplicação do Mapa de Karnaugh;
  15. Multiplicador (discreto);
  16. Multiplicador;
Semana 22
15-19 Setembro:
  • Implementação dos experimentos que envolvem circuitos aritméticos no Quartus.
  • Elaboração do mini curso Quartus para a MCC;
Semana 23
22-26 Setembro:
  • Implementação do experimento e roteiro do Comparador de magnitude;
  • Roteiro sobre circuitos aritméticos;

Outubro

Semana 24
06-10 Outubro:
  • Programação para o mês de Outubro: Terminar todos os experimentos e roteiros.
Semana 25
13-17 Outubro:
  • MCC;
Semana 26 e 27
20 - 31 Outubro:
  • Implementação do roteiro Multiplicador (Comercial);
  • Implementação do experimento e roteiro Multiplicador (Discreto);
  • Implementação do experimento Multiplexadores;

Exemplo tabela verdade:

  • Preencha a tabela verdade:
Entradas Saídas
A B C D Sel0 Sel1 y
0 0
0 1
1 0
1 1


Novembro

Semana 28
03 - 07 Novembro:
  • Estudar o experimento do Decod de endereços. Obs.: Não esquecer do exemplo de aplicação no roteiro;
  • Iniciando a documentação do relatório técnico final;
Semana 29
10 - 14 Novembro:
  • Término do roteiro de Circuitos aritméticos;
  • Desenvolvimento do relatório técnico.
Semana 30
17 - 21 Novembro:
  • Implementação e roteiro Decod endereços;
  • Estudar mapa de Karnaugh;
  • Obs.: Faltando terminar os Resultados do relatório técnico;
Semana 31
24 - 28 Novembro:
  • Término do relatório final;
  • Definição do roteiro sobre Flip-Flops:
  1. Começar com dlatch (criar: pg 278 PEDRONI);
  2. dff,tff,tffe,jkff,srff;
  3. testar set/reset
  4. Mostrar tabela verdade
  5. Simulação temporal;
  • Implementar 3 mini-roteiros:
  1. Como incluir .bdf em um projeto e uso do top-level (Como trocar a família do FPGA); - OK
  2. Simulação funcional (como criar formas de onda); - OK
  3. Simulação temporal (como criar formas de onda); - OK
  • Reimplementar decodificador 7-seg discreto a partir do Mapa de Karnaugh; - OK
  • Implementar Somador comercial no lugar do projeto de detecção de erros (fazer simulação temporal e propor a comparação com discreto -- qual é mais rápido?); - OK
  • Aplicação do uso de decodificadores de endereço: Montar circuito que simula o barramento de uma CPU (TOCCI);
  • "Assinar" projetos;
2013: Pesquisa

Diário do Bolsista 2013: Pesquisa

07mai2013
  • Discussão sobre as etapas do projeto. Planejamento. Esclarecimento de dúvidas.
  • Assistir as aulas de CIL29003 (para rever a disciplina sob outro enfoque).
  • Agendada um reunião semanal nas terças-feiras 9h40-11h30.
  • Definido o local de trabalho.
  • Ler PEDRONI, Volnei A. Eletrônica Digital Moderna e VHDL: Princípios Digitais, Eletrônica Digital, Projeto Digital, Microeletrônica e VHDL. 1 ed. [S.l.]:Elsevier, 2010. 648 p. ISBN 978-8535234657. (Cap 18)
08maio2013
  • Iniciando os estudos sobre Dispositivos Lógicos Programáveis (PEDRONI, Volnei A.) cáp 18.
  • Ler página CIL-EngTel (página).
09maio2013;
  • Término da leitura do capítulo referente a Dispositivos Lógicos Programáveis.
  • Início da pesquisa na internet sobre FPGAs e CPLDs (estrutura e funcionamento).
  • Aula de CIL, no laboratório (Registrador de Deslocamento - BDF e QSIM).

  • Procurar dimensionar as dificuldades e tempos envolvidos neste tipo de aula. --Marcos Moecke 10h51min de 17 de maio de 2013 (BRT)

10maio2013;
  • Início da pesquisa sobre as melhores faculdades de tecnologia do mundo (com foco em eletrônica), projetos e afins.
  • Vídeos sobre programação, teste e aplicação produtos ALTERA (YouTube).
13maio2013;
  • Leitura de tópicos importantes do capítulo 13 da seguinte bibliografia: TOCCI, Ronald J.; WIDMER, Neal S.; MOSS, Gregory L. Sistemas digitais: Princípios e Aplicações. 10 ed. [S.l.]:Pearson Prentic Hall, 2007.
  • Obs.: Resumo no final do capítulo é claro e objetivo, para futuras dúvidas sobre a arquitetura dos DLPs, consultá-lo.
14maio2013;
  • Ver as opções existentes no projeto FPGA para todos, modulos periféricos
  • Ver o funcionamento de um display de sete segmentos. (ver Pedroni p.235 a diferença entre Catodo comum e Anodo comum).
  • Contactar o aluno Ernani da 3ª fase da engtelecom (também com o aluno Gustavo/Profa Deise). Quais módulos estão disponíveis.
15maio2013;
  • Aula de CIL.
  • Exercício de aula: fazer um gerador de sequência pseudoaleatória com 5 FF.
16maio2013;
  • Implementar o contador Síncrono (0-15), Assíncrono crescente (0-15) e decrescente(15-0), Gerador de sequencia pseudoaleatória (5 bits). Simular no QSIM, funcional e temporal. Perceber as diferenças.
  • Verificar como o simulador permite agrupar bits, com diferentes interpretações (radix), usar binário e unsigned decimal.
  • Capturar a tela dos sinais de entrada e saída e colar abaixo de cada circuito.
  • Primeiro teste: Gerador de sequência pseudo aleatória
  • Registrar o tempo que demora para fazer a montagem. Testes funcionais e temporais.

  • Note que neste caso (Gerador de sequencia pseudoaleatória) temos a montagem de um projeto, no qual o aluno precisa decidir quais devem ser as conexões, ligações e componentes a serem usados. O tempo de projeto e implementação será maior que no caso de uma simples implementação (Registrador de Deslocamento - BDF e QSIM), no qual todas as ligações já estão previamente definidas. Tente dimensionar as dificuldades e tempo nos dois casos. 1) Implementação; 2) Projeto e implementação. --Marcos Moecke 10h51min de 17 de maio de 2013 (BRT)

20maio2013;
  • A implementação do exercício feito em laboratório RegDeslocamento foi simples de ser feita, com exceção do erro que apresentou o Qsim
  • Tempo estipulado: 10 minutos.
  • Já no Gerador de sequência pseudoaleatória, foi adicionada na última porta XOR uma saída Y(houve uma tentativa de ligação das 4 portas q0, q1, q2, e q3 numa única saída, mas não foi identificada a porta que deveria ser usada), com isso foi retirado a ligação da saída XOR do D.
  • Tempo estipulado: 30 minutos para a tentativa de projeto e implementação. (Tempo de estimativa deverá ser maior por não ter sido testado no Qsim por conta do seguinte erro "Bad opinion readonly: must be group, owner, or permissions").
  • Projeto e implementação do contador assíncrono crescente

Obs.:O clock é ligado a saída (Q'), apresentei essa solução já que não encontrei uma porta(dff, etc) que houvesse duas saídas Q e Q'

22maio2013;
  • Aula de CIL.
  • Contador Assíncrono Decrescente:
23maio2013;
24maio2013;
  • Teste dos contadores e registradores no Qsim.
  • Implementação do contador assíncrono crescente com CIs (7474), no QuartusII
  • Obs.: Na simulação do Qsim, as saídas Q2 e Q4 saem zeradas.
27maio2013;
  • Terminada a implementação de todos os projetos no QuartusII, juntamente com os testes de simulação no QSIM, com exceção do contador síncrono, ainda não finalizado por erros apresentados na saídas Q2 e Q4 no Qsim.
  • Obs.: Para quem não conhece o QuartusII seguir o tutorial é fundamental para a compreensão, sendo ele claro e objetivo, assim ficando muito simples o entendimento sobre o funcionamento e os passos a serem seguidos para a implementação de um projeto.
28maio2013;
  • Finalização do contador síncrono, com as saídas já corrigidas.
  • Planejamento.
29maio2013;
  • Implementação esquemática no MultiSim dos contadores e do gerador de função.
  • Assíncrono Decrescente
  • Gerador de sequencia pseudoaleatória
  • Erro com a máquina virtual(não foi instalada no usuário "Kamila")
  • Obs.:As implementações foram salvas em BrOffice. Todas estão na máquina MATLAB.
03junho2013;
  • Instalação do Windows XP na máquina virtual do usuário "Kamila".
  • Erro na implementação do contador síncrono
  • Obs.: Não é possível conectar um fio a outro.
04junho2013;
  • Continuação da implementação dos contadores no Multisim.
  • Aula de CIL.
05junho2013;
  • Problemas ao salvar os projetos no OFFICE, contadores tiveram que ser refeito algumas vezes por perda.
  • Começo da implementação do esquemático com as formas de ondas.
06junho2013;
  • Continuação da implementação.
  • Aula de CIL.
07junho2013;
  • Erro com as formas de ondas apresentadas na simulação
  • Contador síncrono
  • Contador assíncrono crescente
  • Contador assíncrono decrescente
  • O gerador de função apresentou um erro de "limitação de componentes":

Kamila18.png

12junho2013;
  • Erro ao abrir MultiSim, versão estudante
13junho2013;
  • Implementação do esquemático dos contadores no protoboard virtual. Assíncrono decrescente e gerador de sequência pseudo-aleatória.
  • Aula de CIL. Vídeo com a turma da engenharia (MIT).
14junho2013;
  • Reimplementação dos contadores no MultiSim versão estudante.
17junho2013;
  • Implementação:
    • Contadores assíncrono decrescente em TTL e Cmos.
    • Gerador de sequência pseudoaleatória em TTL.
    • Contador assíncrono crescente em TTL.
18junho2013;
  • Aula de CIL
  • Finalização dos contadores descritos no dia anterior.
19junho2013;
  • Contador assíncrono decrescente em TTL:

Kamila20.png

  • Contador assíncrono decrescente em Cmos:

Kamila21.png

  • Análise lógica do contador assíncrono decrescente:

Kamila25.png

  • Contador assíncrono decrescente no protoboard virtual:

Kamila24.png

  • Obs.:Não estou conseguindo analisar, pois está apresentando um erro que ainda não encontrei. Esse ficou uma gracinha hein?!
  • Gerador de sequência pseudoaleatória em TTL:

Kamila22.png

  • Contador assíncrono crescente em TTL:

Kamila23.png

24junho2013;
  • Término das implementações na nova versão do MultiSim, faltantando apenas o contador síncrono.
25junho2013;
  • Aula de CIL.
  • Reunião.
26junho2013;
  • Término das implementações dos contadores síncronos que estavam falando no MultiSim.
  • Implementação do contador assíncrono crescente no protoboard virtual funcionando corretamente.
27junho2013;
  • Protoboard virtual do contador assíncrono crescente.
  • Começo da implementação do contador síncrono no protoboard virtual.
  • Aula de CIL.
01jul2013;
  • Término da implementação do gerador de sequência pseudoaleatória, que precisava da chave para funcionar corretamente.
  • Formas de onda no simulador
  • Implementação do contador assíncrono crescente no protoboard real
02jul2013;
  • Aula de CIL.
  • Reunião
03jul2013;
  • Implementação do gerador de sequência pseudo aleatória no protoboard virtual.
05jul2013;
  • Organização das imagens na página da wiki, criando um sublink com todas os teste já realizados, inclindo links externos para o youtube com o funcionamento dos contadores até então prontos.
  • Continuação das implementações no protoboard virtual, com os novos CIs escolhidos.
09julho2013;
  • Aula CIL
  • Concluindo edições dos contadores na wiki.
  • Dúvidas no clock do gerador de sequência pseudo aleatória: Os pinos 3 e 11 são ligados em um único clock, onde deve ocorrer essa conexão?

Kamila411.png

10julho2013;
  • Início da implementação do contador síncrono no protoboard virtual, utilizando CI 74175.
  • Consultas em Guia de Bolso
11julho2013;
  • Para a finalização do gerador de função é necessário organizar o clock.
  • Dúvidas sobre o CI utilizado no contador síncrono, que possui pinagem muito diferente do CI 7474 implementado no Quartus e Qsim.
12julho2013
  • Implementação do contador síncrono novamente no Quartus, mas agora com o CI 74175.
  • Quartus:

Kamila511.png

  • Qsim funcional:

Kamila5010.png

  • Qsim temporal:

Kamila509.png

15julho2013;
  • Continuação das implementações do contador síncrono e gerador de sequência no protoboard virtual.
  • Contador síncrono implementado com o CI 74175, com a seguinte pinagem:

Kamila508.png

  • Correção da versão do contador síncrono no Quartus CI 74175, tirando a primeira entrada e colocando apenas um VCC. Testes no Qsim refeitos. Correção postada nas imagens do dia 12Julho.
  • Correção da versão do contador síncrono no Quartus do 7474, imagens já postadas.
  • Obs.: Versão do MultiSim Estudante expirou.
16Julho2013;
  • Aula CIL.
  • Reunião.
17Julho2013;
  • Com a pinagem feita nos CIs a finalização do contador síncrono foi facilitada no protoboard virtual. Já postado no link dos contadores.
  • Concluindo o gerador de sequência com a pinagem.
18Julho2013;
  • Conferido a pinagem com a montagem do gerador de sequência pseudo-aleatória. Montagem correta, porém não funciona como o esperado.
  • Correção de algumas modificações do gerador de sequência pseudo-aleatória no Quartus e simulação no Qsim. Já postadas no link dos contadores.
  • Aula de CIL.
19Julho2013;
  • Implementação do contador síncrono no protoboard real.
  • Não encontrado no almoxarifado de Tele o CI 74386. Impossibilitando a conclusão da implementação.
  • Tempo envolvido na escolha dos componentes:
  • Componentes necessários: Fios, CI 74LS175, CI 74386(não disponível), CI 74LS08, alicates e plataforma com protoboard.
22julho2013;
  • Reimplementando o contador síncrono no protoboard virtual com o CI 7486, pois não há disponibilidade do CI 74386.
  • Implementação no protoboard real finalizada. Tempo estimado: 1 hora.
23julho2013;
  • Aula de CIL.
  • Publicado na wiki o vídeo do funcionamento do contador síncrono.
  • Não foi possível carregar a nova versão do protoboard virtual com o CI 7486, apresentado um erro na hora do envio da imagem.
25julho2013;
  • Tentando implementar o gerador no protoboard real
  • Wiki permanece com erro no download de imagens
26julho2013;
  • Erro da wiki resolvido
  • Contador síncrono no protoboard virtual utilizando o CI disponível no Almoxarifado (7486)

K01.png

  • Refazendo a implementação do gerador de sequência. O que já está com as ligações feitas e conferidas não funcionam corretamente. Obs.: Já foram trocados os CIs para testar se eles estavam queimados e nada mudou.
29julho2013;
  • Apesar de conferido, refeito, e testado diversas vezes, o gerador continua com um erro e não funciona corretamente.
30julho2013;
  • Refazendo o gerador de sequência no Quartus, agora com o D numa entrada qualquer e com o CI 7486 apenas ligado em uma saída.
  • Teste

K03.png

  • Refazer o gerador de sequência no protoboard virtual de acordo com a nova versão do Quartus.
  • Obs.: Clock e entrada ligados a uma chave.
19Agosto2013;
  • Refazendo alguns testes com o gerador de sequência pseudoaleatória. É necessário que o teste no Qsim apresente um loop, após gerar uma sequência.
  • Iniciando a elaboração do questionário que será apresentado aos professores da área de Eletrônica do Campus, além de alunos que já tiveram a matéria. Ambos terão questionários direcionados. O objetivo deste, é analisar as necessidades básicas e a melhor maneira que professores conduzem as matérias relacionadas com Eletrônica. E também a melhor maneira que os alunos absorvem os métodos apresentados.
20Agosto2013;
  • Definido como vai ser conduzido os teste feito com alunos de Telecom.
  • Haverá a preparação de um roteiro com um dos contadores já feitos e a partir deles um questionário avaliando as dificuldades ou facilidades encontradas em cada método de avaliação.
    • Passo 1: Alunos terão em mãos o esquemático(com pinagem) do contador e tentarão implementá-lo no protoboard real
    • Passo 2: Será montado primeiramente no MultiSim(obs.:versão não disponível no momento) e depois a implementação no protoboard virtual
    • Passo 3: Projeto será montado no Quartus e depois montado na placa.
  • Apresentar esse questionário para professores de Eletrônica do Campus, mostrar resultados e pedir a avaliação deles, juntamente com perguntas sobre a experiência dos mesmos com a matéria, a maneira com que eles conduzem e acham que o aluno absorve melhor a matéria.
  • Registrar o tempo envolvido em cada um dos experimentos.





Questionário e entrevista com professores atuais e ex-professores das disciplinas de Circuitos Lógicos e Eletrônica Digital, verificando as atuais deficiências encontradas nas aulas de laboratório;
  • Quando foi professor?
  • Bibliografia utilizada?
  • Usava laboratório? Como eram as aulas?
  • Deficiências que vê no ensino prático?
  • Sugestões de melhoria?
21Agosto2013;
  • Conferir os projetos e selecionar um deles para a iniciação das etapas.
  • Problema com o software MultiSim versão Estudante. (É necessário para conferir os contadores, além de que ele faz parte do roteiro dos testes)
  • Refazer os esquemáticos e fixar bem as etapas. (Obs.:fazer roteiro próprio de etapas dos Software para eventual consulta)
  • Conferir materiais necessários(alicates, fios, placas, CIs, etc)
  • Depois de refeito os esquemáticos, fazer a PINAGEM do contador para implementação no protoboard real(1° passo)
22Agosto2013;
  • Contador assíncrono crescente selecionado.
  • O esquemático será feito com um CI comercial SN74LS74AN[1]
  • Fazer pinagem para o Passo 1 e imprimir
  • O questionário será divido em partes, cada sessão de teste terá perguntas referente a eles.
  • Estipular tempo que será necessário para os testes e agendar com os alunos que participarão



Questionário alunos;
  • Qual o nível de dificuldade desta etapa?
  • Qual o nível de dificuldade na montagem do contador?
  • Qual o nível de entendimento sobre o contador?
23Agosto2013;
PINAGEM;
Versão sem pinagem;

K002.png

26Agosto2013;
  • Para explicar as etapas do contador assíncrono crescente, analisar e resumir o livro do Pedroni referente a esse assunto.
  • Refazendo o esquemático no Quartus para relembrar os tópicos e fazendo um Roteiro do mesmo.
27Agosto2013;
  • Faltando fazer o roteiro do MultiSim que não está disponível no momento.
  • Roteiro Quartus finalizado.
  • Escolhidos alunos que participarão dos teste:
    • Vinicuis Kachniacz - 4 fase Tecnólogo Telecom
    • Maykon Chagas - 7 fase Tecnólogo Telecom
    • Everton Lopes - 8 fase Técnico-Integrado Telecom
    • Fábio Mafra - 2 fase Engenharia de Telecom
28Agosto2013;
  • Refeito o esquemático no protoboard real, e encontrado um erro na pinagem.
  • Corrigir a Pinagem nos CI's.
  • Definido que a versão utilizada nos teste será o MultiSim Demo. Detalhe: A versão não permite ser salva, então é necessário que ele seja "colado especial" num documento LibreOffice.
  • Revisar o projeto.
  • Versão do Quartus será feita com o CI comercial, mas para a inciação da implementação será necessária a versão em dff imprimida.
02Setembro2013;
  • Editando imagens para a utilização nos teste (incluindo resumo do livro Pedroni que menciona o contador, e imagens do Quartus com a versão do contador em DFF).
  • Refazer o contador no Quartus com CI comercial.
  • Obs.: No MultiSim é necessário que não haja confusão, nem mistura de componentes CMOS e TTL. No contador será utilizado o CI 74LS74N.
  • Obs.: Para eventuais dúvidas Uso do software Quartus e QSIM para ensino de Circuitos Lógicos
03Setembro2013;
  • Criando formulário no Gmail.
  • Definida a maneira como o questionário deve ser feito.
  • Faltando tutorial sobre o MultiSim versão demo, refazer e selecionar as partes mais importantes e fundamentais.
05Setembro2013;
  • Fazer a pinagem no Quartus do teste 3.
  • Refazer o projeto no MultiSim versão demo, mas colocando as saídas no display. Ver se é possível fazer a análise de ondas como no outro modelo.
09Setembro2013;
  • Refazer a pinagem da primeira etapa do teste(pinagem muito facilitada).
  • Revisado o projeto no MultiSim.
10Setembro2013;
  • Refeito projeto no MultiSim, mas houve um erro de repetição no display >>> Problema resolvido com uma frequência de 10Hz, num ciclo de 20.
  • Prévia do formulário:
  • Formulário Alunos
11Setembro2013;
  • Obs.: Wiki não está carregando novas imagens.
  • Formulário dos professores serão mais teóricos comparado com o dos alunos
  • Formulário Professores
12Setembro2013;
  • Depois de refeito o esquemático do contador no MultiSim, remontá-lo no protoboard virtual
  • Não há problema com a quantidade de componentes com essa versão do MultiSim. Mesmo com a implementação dele com display.
  • Fazer roteiro do MultiSim (DEMO: fazer comparações e ver se há diferença entre o funcionamento com o MultiSim versão Estudante, onde o projeto foi incialmente criado e protoboard virtual)
13Setembro2013;
  • PLANEJAMENTO: Resumo das etapas já realizadas e as que ainda faltam ser feitas
  • Etapa 1: Esquemático com pinagem refeito e corrigido (Faltando apenas imprimir nova versão)
  • Etapa 2: Será utilizada a versão do MultiSim demo (funcionamento com o display e a quantidade de componentes também já foi testada)
    • Protoboard virtual: também será utilizado na versão demo (testado)
    • Obs.: Não é necessário fazer pinagem para montar no protoboard virtual nesse esquemático pois ele já é automático no MultiSim.
    • Falta imprimir o esquemático do MultiSim
  • Etapa 3: Projeto já foi refeito no Quartus, com tutorial para eventuais dúvidas no segmento da montagem do circuito. Além disso, já foi testado também no Qsim, sendo refeita as etapas de criação das entradas, com resultados corretos.
    • As imagens do projeto já foram imprimidas, sendo elas: projeto com CI comercial, projeto com a informação contida dentro dele e as ligações feitas e também o projeto feito com DFF (esse será utilizado como base para o início da implementação)
    • Faltando apenas a preparação para a implementação do projeto na placa
  • Questionários:
    • O módulo de como os questionários serão feitos já foi analisado. Já foi criado um arquivo com contendo algumas perguntas. Porém, faltam discussões mais aprofundadas sobre o teor das perguntas que serão questionadas aos alunos e profs, com o intuito de não perder o enfoque da pesquisa.
23Setembro2013;
  • Fazendo estudo teórico sobre os contadores para a inicialização das explicações nos testes.
  • Pedroni e Internet

Apostila sobre contadores

  • Principais características dos contadores assíncronos:
    • (1) Os FF não possuem as entradas clock em comum;
    • (2) São arranjados de forma que a entrada clock do flip-flop de ordem n seja a saída do flip-flop de ordem n-1;
    • (3) Possuem saída binária sequencial; e
    • (4) O bit mais significativo da contagem (MSB) está sempre no último flip-flop, considerando como primeiro flip-flop o que recebe os pulsos de clock.

Apostila de Eletrônica Digital Marcos Moecke

26Setembro2013;
  • O esquemático foi refeito novamente, porém ainda não é possível postar imagens na wiki.
02Outubro2013;
  • Testando a programação do contador na placa.
  • Pedir para instalarem o Quartus no pc (no momento está disponível apenas na máquina remota)
  • Fazer testes no laboratório de programação.
04Outubro2013;
  • Fazer instalação do Quartus no pc202.
07Outubro2013;
  • Erro na instalação do Quartus no pc do labIC2 (no Qsim)
  • Erro na implementação do projeto no FPGA (erro na última etapa da programação/labAA)
  • Testar o projeto no laboratório de programação (Pcs dos cantos da paredes já possuem os erros citados acima corrigidos)
  • Na segunda-feira, o segundo horário da tarde está livre para a o teste no lab de programação.
14Outubro2013;
  • Produção do Banner do projeto para ser exposto na feira.
  • Programação no FPGA no laboratório de PRG.
17Outubro2013;
  • Fazer edição da página principal do projeto baseado no banner.
  • Desenvolver os questionários (basear-se também no documento original do banner).
  • Tentativa de implementação no lab de PRG, porém houve um erro causado pela licença.
  • Atualizar o doc da licença.
22Outubro2013;
  • Implementação no laboratório de PRG com a placa DEO-Nano realizada com sucesso.
  • O problema com a licença foi resolvido. Já foi anotado o nome da nova linceça. As duas estão disponíveis.
23Outubro2013;
  • Tentativa de implementação do projeto no Quartus com a placa que possui display DE2-115. Problema com a pinagem.
  • Ver: DE2_115.qsf.
  • Pinos selecionados no display 7 segmentos:

  1. SEG7
  2. ============================================================

set_location_assignment PIN_G18 -to HEX0[0] set_location_assignment PIN_F22 -to HEX0[1] set_location_assignment PIN_E17 -to HEX0[2] set_location_assignment PIN_L26 -to HEX0[3] </syntaxhighlight>

  • Pino selecionado para a entrada do CLK:

  1. CLOCK
  2. ============================================================

set_location_assignment PIN_Y2 -to CLOCK_50 </syntaxhighlight>

  • Revisar e ver se a pinagem escolhida está correta.
24Outubro2013
  • Apresentação do banner do projeto na feira (duração: manhã e tarde).
25Outubro;
  • O software Quartus e QSIM foram instalados duas vezes no pc do LabIC e o QSIM apresentou erro nas duas vezes. Conferir erros.
  • Nova tentativa de implementação com a placa DE2-115
29Outubro2013;
  • Analisar:

"4..4 Using the 7--segment Displays The DE2-115 Board has eight 7-segment displays. These displays are arranged into two pairs and a group of four, behaving the intent of displaying numbers of various sizes. As indicated in the schematic in Figure 4-10, the seven segments (common anode) are connected to pins on Cyclone IV E FPGA. Applying a low logic level to a segment will light it up and applying a high logic level turns it off. Portanto para acender um segmento precisas setar para "0" e para apagar "1". o HEX0[0] -> a e HEX0[6] -> g (ver a Figure 4-10 Connections between the 7-segment display HEX0 and Cyclone IV E FPGA)." </syntaxhighlight>

  • Rever Pinagem
  • As saídas não usadas devem ficar em 3-estado. (????)
30Outubro2013;
  • Para eventuais dúvidas: "O CMOS comparado ao TTL:

Componentes CMOS geralmente são mais caros que o equivalente em TTL. Contudo, a tecnologia CMOS é geralmente menos cara em um nível de sistema, pois os chips CMOS são menores e requerem menos regulação. Circuitos CMOS não consomem tanta energia quanto os circuitos TTL quando em repouso. Contudo, o consumo de energia do CMOS aumenta rapidamente com freqüências altas em comparação ao TTL. Baixo consumo de corrente de distribuição requer menos fonte de alimentação, causando assim um projeto mais simples e mais barato. Devido longos tempos de subida e descida, a transmissão de sinais digitais torna-se mais simples e barata com chips CMOS. Componentes CMOS são mais suscetíveis a dano por descarga eletrostática que componentes TTL.

Fonte: Databook National Semiconductor CMOS Logic e Databook National Semiconductor LS/S/TTL Logic." </syntaxhighlight>

  • Revisando projeto no MultiSim e protoboard virtual. Importante: Onde será os teste na fase de implementação do mesmo?!
31Outubro2013;
  • Tentativa de reimplementação do contador na DE2-115 no lab de PRG. Mas o contador possui apenas 4 saídas, e o diplay 7-segmentos necessita de 7 saídas. Além do que a saída está em binário, sendo necessária a conversão para BDC-
  • Descartado o uso da DE2-115 nos testes com os alunos.
01Novembro2013;
05Outubro2013;
  • Fazer roteiro do Multisim e matriz virtual
  • Incluir imagens em todos os roteiros
  • Os questionários estão prontos
  • Marcar o primeiro teste com o Maycon Chagas
06Novembro2013;
  • Testes com DE2-115
  • Incluir o 74LS74 no diagrama do Quartus, para ficar com o mesmo efeito das outras abordagens.
  • Pinagem utilizada:

  1. ============================================================
  2. KEY
  3. ============================================================

set_location_assignment PIN_M23 -to KEY[0] set_location_assignment PIN_M21 -to KEY[1] set_location_assignment PIN_N21 -to KEY[2] set_location_assignment PIN_R24 -to KEY[3] </syntaxhighlight>

  1. ============================================================
  2. SEG7
  3. ============================================================

set_location_assignment PIN_G18 -to HEX0[0] set_location_assignment PIN_F22 -to HEX0[1] set_location_assignment PIN_E17 -to HEX0[2] set_location_assignment PIN_L26 -to HEX0[3] set_location_assignment PIN_L25 -to HEX0[4] set_location_assignment PIN_J22 -to HEX0[5] set_location_assignment PIN_H22 -to HEX0[6] set_location_assignment PIN_M24 -to HEX1[0] </syntaxhighlight>

  • Erro na análise do QSIM.
07Novembro2013;
  • Análise dos erros obtidos nos teste com DE2-115.
  • Revisão dos roteiros.
08Novembro2013;
  • Impressão e revisão dos roteiros.
  • Primeiro teste será na segunda-feira. Com as duas primeiras etapas (matriz real, multisim e matriz virtual)
  • Testando o Lab RedesI para o uso do Multisim e protoboard virtual. (Máq virtual Windows já instalada)
  • Os dois softwares necessários estão instalados e funcionando corretamente.
  • Contador implementado no Multisim. Tudo ok.
  • Contador implementado no WBR a partir da montagem do multisim. Tudo ok.
11Novembro2013;
  • Término do primeiro e segundo roteiro.
12Novembro2013;
  • Revisão do projeto no Quartus.
  • Projeto no Quartus foi implementado e programado.
13Novembro2013;
  • Atualizar o roteiro do Quartus.
  • Concluir a parte de gravação.
  • Atualizar as imagens do Qsim.
14Novembro2013;
  • Erro no arquivo da pinagem da ALTERA.
  • Utilizando no projeto os LEDs verdes.
  • Roteiro finalizado.
18-22Novembro2013;
  • Viagem de estudos para São Paulo.
25Novembro2013;
  • Realizado duas etapas (Montagem na matriz e Multisim/matriz virtual) com três alunos.
  • Os testes serão feitos no LabAA.
  • Quartus já foi atualizado para poder programar nos pcs do LabAA.
27Novembro2013;
  • Teste pela manhã com o Maykon 3 etapa (Quartus e Qsim)
  • Teste pela tarde com o Vinícius 3 etapa (Quartus e Qsim)
  • Teste pela noite com o Everton 3 etapa (Quartus e Qsim)
28Novembro2013;
  • Teste pela noite com o Fábio Mafra (Eng Telecom) 1 (Matriz real) e 2 etapa (Matriz real e Multisim/Matriz virtual)
  • Mandar os emails para os alunos que já completaram os experimentos.
  • Analisar o formulário dos professores e enviar versão final.
29Novembro2013;
  • Teste pela tarde com o Fábio 2 etapa (Multisim/Matriz virtual) e 3 etapa (Quartus e Qsim)
  • Terminar alguns detalhes dos formulários.


02Dezembro2013;
  • Mandar os emails para os alunos que já finalizaram os testes (Maykon, Everton, Vinicius e Fabio).,
  • Racunho de email para os professores.
03Dezembro2013;
  • Teste pela manhã com dois alunos do tecnólogo (Matriz Real e Multisim/Matriz virtual)
04Dezembro2013;
  • Email já foi mandando para os professores com os formulários.
  • Professora Elen implementará o roteiro com uma turma do Integrado
  • Fazer roteiro com pinagem para a Mercúrio VI
  • Pinagem MERCURIO IV
  • Manual MERCURIO IV
  • 7seg mercurio.png


06Dezembro2013;
  • Realizar os roteiros com a Jessica (Matriz Real, Multisim/matriz virtual e Quartus).
  • Preparar o roteiro para a Mercúrio IV que será utilizado em aula pela Professora Elen.

Contador Assíncrono Crescente- Roteiro para implementação e simulação com QUARTUS II, QSIM e kit

09-13Dezembro2013;
  • Testar contador na Mercurio IV.
  • Pinagem DEO-NANO
10Dezembro2013;
  • Quartus foi apresentado para a Professora Elen.
  • Definido com a Prof Elen que a aula de Eletrônica digital para a turma do integrado será na sexta-feira. Serão usados apenas os kits DE2-115.
11Dezembro2013
  • O contador foi realizado para a MERCURIO IV, adicionando um circuito anti-repique.
  • A pinagem também foi concluída, com algumas mudanças pelo funcionamento da matriz dos LED's.
12Dezembro2013;
  • Iniciar relatório técnico.
  • Separar as placas DE2-115 para o experimento na sexta-feira.
  • Aplicar os formulários com os alunos do Integrado.
13Dezembro2013;
  • Aula com a professora Elen na turma do Integrado no primeiro horário da tarde.
  • Aula com o professor Eduardo, dando continuidade no projeto feito no Quartus com os alunos, no segundo horário da tarde.
16-18Dezembro2013;
  • Realizar testes com o Quartus com 2 alunos.
  • Relatório Técnico.
Roteiros - Contadores Assíncronos Crescente
Métodos de pesquisa e aplicação

Contador Assíncrono Crescente:

  • Quartus:

Kamila400.png

  • QSim Funcional:

Kamila401.png

  • Multisim:

Kamila41.png

  • Protoboard virtual:

Kamila42.png

  • Funcionamento no protoboard real:

Contador assíncrono crescente

Contador Assíncrono Decrescente:

  • Quartus:

Kamila43.png

  • QSim funcional:

Kamila403.png

  • Multisim:

Kamila44.png

  • Protoboard virtual:

Kamila45.png

  • Funcionamento no protoboard real:

Contador assíncrono decrescente

Contador Síncrono:

  • Quartus:

Kamila800.png

  • QSim funcional:

Kamila801.png

  • Multisim:

Kamila47.png

  • Protoboard virtual:

K01.png

  • Funcionamento no protoboard real:

Contador Síncrono

Gerador de Sequência Pseudoaleatória:

  • Quartus:

Kamila499.png

  • QSim funcional:

Kamila580.png

  • Multisim:

Kamila50.png

  • Protoboard virtual:

400px

  • Funcionamento no protoboard real:

XXXX