Contribuições do(a) usuário(a)
Ir para navegação
Ir para pesquisar
- 16h35min de 31 de agosto de 2016 dif his +402 N Circuitos aritméticos - Quartus II Criou página com ';Declarações: *Adder *Subtractor *Multiplier ;Circuitos somadores: *Carry Ripple *Operador VHDL *Carry Select *Carry Lookahead 4 bits *[[Carry Look...' atual
- 16h34min de 31 de agosto de 2016 dif his +46 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis →Circuitos aritméticos
- 16h32min de 31 de agosto de 2016 dif his -184 Circuitos aritméticos atual
- 16h31min de 31 de agosto de 2016 dif his +56 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis →Resumo
- 16h30min de 31 de agosto de 2016 dif his +209 Circuitos aritméticos
- 16h26min de 31 de agosto de 2016 dif his +3 220 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis
- 16h21min de 31 de agosto de 2016 dif his +32 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis
- 16h20min de 31 de agosto de 2016 dif his +10 Circuitos aritméticos
- 16h19min de 31 de agosto de 2016 dif his +367 N Circuitos aritméticos Criou página com ';Declarações: *Adder *Subtractor *Multiplier ;Circuitos somadores: *Carry Ripple *Operador VHDL *Carry Select *Carry Lookahead 4 bits *[[Carry Look...'
- 14h08min de 30 de agosto de 2016 dif his +534 N Multiplicadores: Propagação Criou página com '==Stub== {| border="1" cellpadding="5" cellspacing="0" style="text-align: center;" ! colspan="1" style="background: #efefef;" | Bits ! colspan="1" style="background: #efefef;" |...' atual
- 13h06min de 30 de agosto de 2016 dif his -2 Somadores: Propagação →Stub atual
- 11h25min de 30 de agosto de 2016 dif his 0 Somadores: Propagação →Stub
- 11h10min de 30 de agosto de 2016 dif his -225 Somadores: Propagação →Stub
- 00h37min de 25 de julho de 2016 dif his -99 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2: atual
- 19h09min de 24 de julho de 2016 dif his -256 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 16h15min de 19 de julho de 2016 dif his -70 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 22h56min de 17 de julho de 2016 dif his -245 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 10h28min de 13 de julho de 2016 dif his -1 996 G9:TCC de Kamila Rose da Silva →Simulações
- 10h27min de 13 de julho de 2016 dif his +196 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 15h32min de 12 de julho de 2016 dif his 0 Somadores: Propagação →Carry-Lookahead 16 bits
- 11h15min de 3 de julho de 2016 dif his -26 Simulações atual
- 11h15min de 3 de julho de 2016 dif his +491 N Operador de multiplicação VHDL Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...' atual
- 11h15min de 3 de julho de 2016 dif his +1 428 N Ripple Carry-multiplier Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...' atual
- 11h14min de 3 de julho de 2016 dif his +1 728 N Carry Save-multiplier Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...' atual
- 11h13min de 3 de julho de 2016 dif his +19 Simulações
- 11h11min de 3 de julho de 2016 dif his +439 N Carry Ripple Criou página com '<syntaxhighlight lang=vhdl> --Book: Circuit design/ 164 -- Carry-ripple architecture adder_carry_ripple of adder is begin process (a,b, cin) variable carry: std_logic_vector (n downto 0)...' atual
- 11h11min de 3 de julho de 2016 dif his +1 135 N Carry Chain Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...' atual
- 11h11min de 3 de julho de 2016 dif his +914 N Carry Select Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...'
- 11h10min de 3 de julho de 2016 dif his +1 325 N Carry Skip Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...'
- 11h10min de 3 de julho de 2016 dif his +901 N Carry Lookahead 16 bits Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...'
- 11h09min de 3 de julho de 2016 dif his +885 N Carry Lookahead 8 bits Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...'
- 11h09min de 3 de julho de 2016 dif his +508 N Operador VHDL Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...' atual
- 11h08min de 3 de julho de 2016 dif his +869 N Carry Lookahead 4 bits Criou página com '<syntaxhighlight lang=vhdl> ------------------------------------------------------------------------------------------ ---------------------------------------------------------------------------...'
- 11h06min de 3 de julho de 2016 dif his +2 979 N Multiplier Criou página com '<syntaxhighlight lang=vhdl> LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY work; entity DUT_mult is GENERIC (n_DUT : INTEGER := 32; -- Dados seriais transmitidos bits_DUT : INTE...' atual
- 11h06min de 3 de julho de 2016 dif his +2 564 N Subtractor Criou página com '<syntaxhighlight lang=vhdl> LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY work; entity DUT_sub is GENERIC (bits_DUT : INTEGER := 5; -- Bits do contador interno log2(n) n_DUT : INTEG...' atual
- 11h05min de 3 de julho de 2016 dif his -936 Simulações
- 11h05min de 3 de julho de 2016 dif his +3 251 N Adder Criou página com '<syntaxhighlight lang=vhdl> LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY work; entity DUT_adder is GENERIC (n_DUT : INTEGER := 4; -- Dados seriais transmitidos bits_DUT : INTEGER :=...' atual
- 19h58min de 1 de julho de 2016 dif his +67 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 12h51min de 29 de junho de 2016 dif his -207 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 20h43min de 28 de junho de 2016 dif his -48 Simulações
- 20h42min de 28 de junho de 2016 dif his +317 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 22h12min de 27 de junho de 2016 dif his -1 756 G9:TCC de Kamila Rose da Silva →Planejamento TCC-2:
- 18h13min de 17 de junho de 2016 dif his +135 G9:TCC de Kamila Rose da Silva →Documentações ALTERA
- 22h54min de 16 de junho de 2016 dif his +661 G9:TCC de Kamila Rose da Silva →Simulações
- 08h34min de 15 de junho de 2016 dif his +420 Simulações
- 22h45min de 14 de junho de 2016 dif his +1 G9:TCC de Kamila Rose da Silva →Documentações ALTERA
- 18h18min de 14 de junho de 2016 dif his -9 G9:TCC de Kamila Rose da Silva →Simulações
- 13h56min de 10 de junho de 2016 dif his 0 Somadores: Propagação →Carry-Ripple
- 21h38min de 9 de junho de 2016 dif his +1 Somadores: Propagação →Carry-Lookahead 8 bits
- 20h56min de 9 de junho de 2016 dif his 0 Somadores 128 bits: Área atual