Mudanças entre as edições de "CIL-EngTel (página)"
Linha 17: | Linha 17: | ||
#[http://docente.ifsc.edu.br/odilson/CIL29003/Pedroni_Cap_14_Circuitos_Sequenciais.pdf Circuitos Sequenciais - Pedroni Cap. 14] | #[http://docente.ifsc.edu.br/odilson/CIL29003/Pedroni_Cap_14_Circuitos_Sequenciais.pdf Circuitos Sequenciais - Pedroni Cap. 14] | ||
− | + | {{oculto | |
+ | ==Desenvolvimento Pedagógico== | ||
*[[CIL29003-2018-1|CIL29003 2018-1 - Prof. Heron Eduardo de Lima Ávila]] e [[Odilson Tadeu Valle]] | *[[CIL29003-2018-1|CIL29003 2018-1 - Prof. Heron Eduardo de Lima Ávila]] e [[Odilson Tadeu Valle]] | ||
*[[CIL29003-2017-2|CIL29003 2017-2 - Prof. Odilson T. Valle]] | *[[CIL29003-2017-2|CIL29003 2017-2 - Prof. Odilson T. Valle]] | ||
Linha 24: | Linha 25: | ||
*[[CIL29003-2016-1|CIL29003 2016-1 - Prof. Odilson T. Valle]] | *[[CIL29003-2016-1|CIL29003 2016-1 - Prof. Odilson T. Valle]] | ||
*[[CIL29003-2015-2|CIL29003 2015-2 - Prof. Odilson T. Valle]] | *[[CIL29003-2015-2|CIL29003 2015-2 - Prof. Odilson T. Valle]] | ||
− | *[[CIL29003-2015-1|CIL29003 2015-1 - Prof. Odilson T. Valle]] | + | *[[CIL29003-2015-1|CIL29003 2015-1 - Prof. Odilson T. Valle]] }} |
==[[Software e equipamentos recomendados para programação de FPGAs]]== | ==[[Software e equipamentos recomendados para programação de FPGAs]]== |
Edição das 08h35min de 6 de fevereiro de 2019
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
Carga horária, Ementas, Bibliografia, Professores
Plano de Ensino
Slides utilizados em sala
- Introdução - Pedroni Cap. 1
- Representações Binárias - Pedroni Cap. 2
- Aritmética Binária - Pedroni Cap. 3
- Introdução aos Circuitos Digitais - Pedroni Cap. 4
- Álgebra Booleana - Pedroni Cap. 5
- Famílias Lógicas - Pedroni Cap. 10
- Circuitos Combinacionais Lógicos - Pedroni Cap. 11
- Circuitos Combinacionais Aritméticos - Pedroni Cap. 12
- Registradores - Pedroni Cap. 13
- Circuitos Sequenciais - Pedroni Cap. 14
{{oculto
Desenvolvimento Pedagógico
- CIL29003 2018-1 - Prof. Heron Eduardo de Lima Ávila e Odilson Tadeu Valle
- CIL29003 2017-2 - Prof. Odilson T. Valle
- CIL29003 2017-1 - Prof. Odilson T. Valle
- CIL29003 2016-2 - Prof. Odilson T. Valle
- CIL29003 2016-1 - Prof. Odilson T. Valle
- CIL29003 2015-2 - Prof. Odilson T. Valle
- CIL29003 2015-1 - Prof. Odilson T. Valle }}
Software e equipamentos recomendados para programação de FPGAs
Circuitos Integrados Comerciais
Para localizar os circuitos integrados comerciais existentes, consulte o Guia de produtos da Texas Instruments. Atualmente é muito comum o uso de circuitos integrados com uma única porta ou circuitos (ver Little Logic Guide). Nas listagens a seguir são mostrados as folhas de dados (Datasheet) de alguns circuitos comerciais, os quais também possuem uma implementação em VHDL disponível no software Quartus da ALTERA. O código 74X indica que o circuito pode estar disponível em diferentes famílias TTL e CMOS.
Um resumo das portas lógicas e demais circuitos da TI podem ser visualizados no guia de bolso. Os circuitos de 1 porta (páginas 79 a 84); de 2 portas (páginas 84 a 87); de 3 portas (páginas 87 e 88); e outros circuitos (páginas 161 a 288). Para a visualização da disponibilidade dos dispositivos lógicos nas diferentes famílias consulte a página 141 e 142.
Esta página [1] também apresenta uma rápida visualização da pinagem dos CIs mais antigos do tipo DIP.
Listagem de circuitos integrados
Lista dos circuitos integrados da série 7400
Circuitos Lógicos
- Buffer
- 3-Estados - 74AHC1G125
- 3-Estados e Driver - 74AHC541
- Dreno aberto - 74LV07A The open-drain outputs require pullup resistors to perform correctly and can be connected to other open-drain outputs to implement active-low wired-OR or active-high wired-AND functions.
- Coletor aberto - 7407
- Schmitt trigger - SN74AUC1G17 @
- ver wikipedia
- ver Simulador de circuitos do Falstad Circuits > Op-Amps > Schmitt-trigger
- ver aplicações para esses circuitos [2]
- Inversor - 6 Inversor - 74X04;
- ver o funcionamento do circuito inversor CMOS Simulador de circuitos do Falstad Circuits > Logic Families > CMOS > Inverter
- AND - 4 Porta AND2 - 74X08, 3 Porta AND3 - 74X11, 2 Porta AND4 - 74X21.
- NAND - 4 Porta NAND2 - 74X00, 3 Porta NAND3 - 74X10, 2 Porta NAND4 - 74X20; 1 Porta NAND8 - 74X30; 1 Porta NAND13 - 74X133.
- ver o funcionamento do circuito NAND CMOS Simulador de circuitos do Falstad Circuits > Logic Families > CMOS > CMOS NAND
- ver o funcionamento do circuito NOR CMOS Simulador de circuitos do Falstad Circuits > Logic Families > CMOS > CMOS NOR
- OR - 4 Porta OR2 - 74X32.
- XOR - 4 Porta XOR2 - 74X86; 4 Porta XOR2 - 74X386.
- XNOR - 4 Porta XNOR2 - 74X266.
Circuitos Lógicos Combinacionais
- Decodificador/Demultiplexador 3 para 8 linhas - 74X138
- 2x Decodificador/Demultiplexador 2 para 4 linhas 74X139
- Decodificador/Driver BCD para Sete Segmentos - 74X47/48/49
- Decodificador/Demultiplexador 3 para 8 linhas com Latch - 74X137
- Codificador de prioridade 8 linhas para 3 linhas - 74x48
- Multiplexador/Seletor de 8 para 1 - 74X151
- 2x Multiplexador/Seletor de 4 para 1 - 74X153
- 4x Multiplexador/Seletor de 2 para 1 - 74X157/158
- Decodificador BCD para 10 linhas decimais 74X42
- Codificador de Prioridade de 8 para código binário - 74X148
- Gerador de Paridade Par e Impar de 9 bits - 74X280
Circuitos Aritméticos Combinacionais
- Somador de 4 bits - 74X283
- Unidade de Lógica e Aritmética - 74X181.
- Multiplicador de 4 bits. Obs: integrando o 74284 e 74285 74284.
- Look Ahead Carry Generator - 74X182
- Comparador BCD - 74X85
- Comparador de magnitude de 8 bits - 74X688
- Comparador de igualdade de 8 bits - 74X521
Circuitos Sequenciais
- Registrador de deslocamento 74X164 8-bit Saída Paralela, 74X165, 74X166 8-bits Carga Parelela e saída serial, 74x194 4-Bit Bidirectional Universal Shift Registers, 74x299 8-Bit Universal Shift/Storage Registers With 3-State Outputs.
- Contador Assíncrono 74X90/92/93 - 74X90- Decada, 74X92 - Duzia, 74X93 - Binário 4 bits, 74X390 - 2x Decada,
- Contador Síncrono 74X161/162/163. Reset síncrono: Decádico 74x162 e binário 74x163; 74X191, 74X193, 74X169 - Binário 4 bits, Up/Down; 74X190/191 Decadico e binário Up/Down; 74X192 Decadico, Up/Down.
- Registradores com DFF 74X174 Hex D-type Flip-Flops With Clear, 74X273 Octal D-type Flip-Flops With Clear
Materiais de apoio as aulas
- Sistema de numeração binário
- Sistema de numeração hexadecimal
- Sistema de numeração octal
- Multiplicação Binária
- Display de 7 segmentos
- A abstração Digital - MIT, Prof. Anant Agarwal
- Conhecendo o interior das portas lógicas - MIT, Prof. Anant Agarwal
- Projeto de sistema digital
- Tensões de entrada e saída nas familias lógicas
- Algumas informações muito úteis sobre as famílias lógicas, migração, níveis de tensão, encapsulamento podem ser vistas no [TI - Logic Guide http://www.ti.com/lit/sg/sdyu001aa/sdyu001aa.pdf].
- A evolução do transistor MOS, [3]
- Atualmente estamos na tecnologia de 22nm, [4],já ingressando em 14 nm. [5], [6]. No futuro qual será o tamanho do canal do GATE do transistor MOS [7] Veja os teste com 5nm da IMEC e Cadence?
- O menor transistor 4nm. [8], [9]
Listas de Estudo e Exercícios
Seções do livro do Pedroni a estudar:
- 1.1 ==> 1.8 e 1.10
- 2.1 ==> 2.9
- 3.1 ==> 3.7
- 4.1 ==> 4.8 e 4.10 ==> 4.13
- 5.1 ==> 5.6 e 5.9
- 10.1 ==> 10.3, 10.5, 10.6 e 10.9
- 11.1, 11.5 ==> 11.7 e 11.13.
- 12.1 ==> 12.3, 12.5, 12.6, 12.10 ==> 12.13 e 12.15.
- 13.1, 13.2, 13.3.1, 13.4, 13.10.
- 14.2, 14.3, 14.5, 14.7.
Lista de Exercícios |
---|
|
Avaliações
- Avaliação 1
- Avaliação 2
- Avaliação 3
- Projeto Final
- Recuperação final
Aulas de Laboratório
- Uso do software Quartus e QSIM para ensino de Circuitos Lógicos
- Interfaces de entrada e saída da DE2-115
- Pinagem dos dispositivos de entrada e saída do kit MERCURIO IV
- Mapa de Karnaugh
- Circuitos Lógicos Aritméticos
- Circuito de Multiplicação Binária
- Circuito de Comparação Binária
- Registrador de Deslocamento - BDF e QSIM
- Contador binário síncrono
- Minimização de funções lógicas com mapa de Karnaugh
- Modelo para uso em relatórios
- Brainstorming de projetos CIL29003
- Dicas para programar usando a CLOUD-IFSC
- Faça toda a programação e simulação do circuito na CLOUD:
ssh SeuLogin@nuvem.sj.ifsc.edu.br -p 2224 -XC quartus <Enter>
- Faça a programação dos pinos do kit a ser utilizado
- Faça a compilação completa do projeto.
- O Quartus II deve ter gerado um arquivo de programação NomeDoProjeto.sof.
- Transfira o arquivo NomeDoProjeto.sof para a maquina local usando scp
scp SeuLogin@nuvem.sj.ifsc.edu.br:~/DiretorioDoProjeto/output_files/NomeDoProjeto.sof
- Abra o Quartus II na maquina local e transfira o arquivo NomeDoProjeto.sof para o FPGA.
- Teste o Hardware.
- Faça toda a programação e simulação do circuito na CLOUD:
Projetos Finais CIL29003
Links auxiliares
- Sistema Binário do Egípcios
- Display de sete segmentos
- Wolfram Alfa
- Conversor de sistemas de numeração
- Conversores de número real para representação IEEE 754, [10], App para Iphone
- Voltage Translation Between 3.3-V, 2.5-V, 1.8-V, and 1.5-V Logic Standards, OLD - Texas Instruments.