Contribuições do(a) usuário(a)
Ir para navegação
Ir para pesquisar
- 12h45min de 2 de setembro de 2016 dif his +1 955 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis
- 23h35min de 1 de setembro de 2016 dif his +58 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis
- 22h04min de 31 de agosto de 2016 dif his +3 143 N Testebench multiplicador Criou página com '<syntaxhighlight lang=vhdl> -- Testbench created online at: -- www.doulos.com/knowhow/perl/testbench_creation/ -- Copyright Doulos Ltd -- SD, 03 November 2002 library IEEE; use IEEE.Std_logic...' atual
- 22h03min de 31 de agosto de 2016 dif his +327 N .do multiplicador temporal Criou página com '<syntaxhighlight lang=vhdl> quit -sim cd /home/kamila.r//TCC2/DUT-Multiplier/DUT vcom -reportprogress 300 -work work ./simulation/modelsim/DUT_7_1200mv_85c_slow.vho vcom -reportprogress 300 -wor...' atual
- 22h03min de 31 de agosto de 2016 dif his +209 N .do multiplicador funcional Criou página com '<syntaxhighlight lang=vhdl> quit -sim vcom -93 -work work {./multiplier.vhd} {./DUT_mult.vhd} {./DUT_tb_mult.vhd} {./fast_deserializer.vhd} {./fast_serializer.vhd} vsim work.DUT_tb_mult do wave...' atual
- 22h01min de 31 de agosto de 2016 dif his +3 372 N Testebench somador Criou página com '<syntaxhighlight lang=vhdl> -- Testbench created online at: -- www.doulos.com/knowhow/perl/testbench_creation/ -- Copyright Doulos Ltd -- SD, 03 November 2002 library IEEE; use IEEE.Std_logic...' atual
- 22h00min de 31 de agosto de 2016 dif his +926 Carry Select atual
- 21h59min de 31 de agosto de 2016 dif his +1 441 Carry Skip atual
- 21h58min de 31 de agosto de 2016 dif his +1 038 Carry Lookahead 4 bits atual
- 21h57min de 31 de agosto de 2016 dif his +2 .do somador funcional atual
- 21h57min de 31 de agosto de 2016 dif his +316 N .do somador temporal Criou página com '<syntaxhighlight lang=vhdl> quit -sim cd /home/kamila.r/TCC2/DUT-Adder/DUT vcom -reportprogress 300 -work work ./simulation/modelsim/DUT_7_1200mv_85c_slow.vho vcom -reportprogress 300 -work work...' atual
- 21h56min de 31 de agosto de 2016 dif his +20 .do somador funcional
- 21h56min de 31 de agosto de 2016 dif his +316 N .do somador funcional Criou página com 'quit -sim vcom -93 -work work {./adder.vhd} {./DUT_adder.vhd} {./DUT_tb_adder.vhd} {./fast_deserializer.vhd} {./fast_serializer.vhd} {./carry_lookahead_adder_4.vhd} {./carry_look...'
- 21h55min de 31 de agosto de 2016 dif his +2 430 Carry Lookahead 8 bits atual
- 21h53min de 31 de agosto de 2016 dif his +10 759 Carry Lookahead 16 bits atual
- 21h51min de 31 de agosto de 2016 dif his +57 N .sdc Criou página com 'create_clock -name CLK50MHz -period 50MHz [get_ports {*}]' atual
- 21h20min de 31 de agosto de 2016 dif his -47 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis
- 16h36min de 31 de agosto de 2016 dif his -135 Estudo de Circuitos Aritméticos e Implementação em Dispositivos Lógicos Programáveis →Documentações ALTERA
- 16h35min de 31 de agosto de 2016 dif his +4 Simulações - Modelsim atual
- 16h35min de 31 de agosto de 2016 dif his +182 N Simulações - Modelsim Criou página com ';Modelsim: *Testebench somador *Testebench multiplicador *.do somador funcional *.do somador temporal *.do multiplicador funcional *[[.do multiplicador tempor...'