Mudanças entre as edições de "CIL-EngTel (página)"

Edição das 21h04min de 25 de novembro de 2015

MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES

Carga horária, Ementas, Bibliografia, Professores

Plano de Ensino

Desenvolvimento Pedagógico

Software e equipamentos recomendados para programação de FPGAs

Circuitos Integrados Comerciais

Para localizar os circuitos integrados comerciais existentes, consulte o Guia de produtos da Texas Instruments. Atualmente é muito comum o uso de circuitos integrados com uma única porta ou circuitos (ver Little Logic Guide). Nas listagens a seguir são mostrados as folhas de dados (Datasheet) de alguns circuitos comerciais, os quais também possuem uma implementação em VHDL disponível no software Quartus da ALTERA. O código 74X indica que o circuito pode estar disponível em diferentes famílias TTL e CMOS.

Um resumo das portas lógicas e demais circuitos da TI podem ser visualizados no guia de bolso. Os circuitos de 1 porta (páginas 79 a 84); de 2 portas (páginas 84 a 87); de 3 portas (páginas 87 e 88); e outros circuitos (páginas 161 a 288). Para a visualização da disponibilidade dos dispositivos lógicos nas diferentes famílias consulte a página 141 e 142.

Esta página [1] também apresenta uma rápida visualização da pinagem dos CIs mais antigos do tipo DIP.

Circuitos Lógicos

Buffer

3-Estados - 74AHC1G125 $I_{O}L=8mA;I_{O}H=-8mA$
3-Estados e Driver - 74AHC541 $I_{O}L=50mA;I_{O}H=-50mA$
Dreno aberto - 74LV07A The open-drain outputs require pullup resistors to perform correctly and can be connected to other open-drain outputs to implement active-low wired-OR or active-high wired-AND functions.
Coletor aberto - 7407
Schmitt trigger - SN74AUC1G17 @ $VCC=2,3V;V_{T}+=1,11V;V_{T}-=0,58V$

ver wikipedia
ver Simulador de circuitos do Falstad Circuits > Op-Amps > Schmitt-trigger
ver aplicações para esses circuitos [2]

Inversor - 6 Inversor - 74X04;

ver o funcionamento do circuito inversor CMOS Simulador de circuitos do Falstad Circuits > Logic Families > CMOS > Inverter

AND - 4 Porta AND2 - 74X08, 3 Porta AND3 - 74X11, 2 Porta AND4 - 74X21.
NAND - 4 Porta NAND2 - 74X00, 3 Porta NAND3 - 74X10, 2 Porta NAND4 - 74X20; 1 Porta NAND8 - 74X30; 1 Porta NAND13 - 74X133.

ver o funcionamento do circuito NAND CMOS Simulador de circuitos do Falstad Circuits > Logic Families > CMOS > CMOS NAND

NOR - 4 Porta NOR2 - 74X02; 3 Porta NOR3 - 74X27; 2 Porta NOR5 - 74X260.

ver o funcionamento do circuito NOR CMOS Simulador de circuitos do Falstad Circuits > Logic Families > CMOS > CMOS NOR

OR - 4 Porta OR2 - 74X32.
XOR - 4 Porta XOR2 - 74X86; 4 Porta XOR2 - 74X386.
XNOR - 4 Porta XNOR2 - 74X266.

Circuitos Lógicos Combinacionais

Decodificador/Demultiplexador 3 para 8 linhas - 74X138
2x Decodificador/Demultiplexador 2 para 4 linhas 74X139
Decodificador/Driver BCD para Sete Segmentos - 74X47

Decodificador/Demultiplexador 3 para 8 linhas com Latch - 74X137

Multiplexador/Seletor de 8 para 1 - 74X151
2x Multiplexador/Seletor de 4 para 1 - 74X153
4x Multiplexador/Seletor de 2 para 1 - 74X157/158
Decodificador BCD para 10 linhas decimais 74X42
Codificador de Prioridade de 8 para código binário - 74X148
Gerador de Paridade Par e Impar de 9 bits - 74X280

Circuitos Aritméticos Combinacionais

Somador de 4 bits - 74X283
Unidade de Lógica e Aritmética - 74X181.
Look Ahead Carry Generator - 74X182
Comparador BCD - 74X85
Comparador de magnitude de 8 bits - 74X688
Comparador de igualdade de 8 bits - 74X521
Multiplicador binário de 4 bits por 4 bits - 74X284/285

Circuitos Sequenciais

Registrador de deslocamento 74X164 8-bit Saída Paralela, 74X165, 74X166 8-bits Carga Parelela e saída serial, 74x194 4-Bit Bidirectional Universal Shift Registers, 74x299 8-Bit Universal Shift/Storage Registers With 3-State Outputs.
Contador Assíncrono 74X90/92/93 - 74X90- Decada, 74X92 - Duzia, 74X93 - Binário 4 bits, 74X390 - 2x Decada,
Contador Síncrono 74X161/163 - 74X161 - reset assíncrono, 74X163 - reset síncrono; 74X191, 74X193, 74X169 - Binario 4 bits, Up/Down, 74X192 Decadico, Up/Down.
Registradores com DFF 74X174 Hex D-type Flip-Flops With Clear, 74X273 Octal D-type Flip-Flops With Clear

Materiais de apoio as aulas

Sistema de numeração binário
Sistema de numeração hexadecimal
Sistema de numeração octal
Multiplicação Binária
Display de 7 segmentos
A abstração Digital - MIT, Prof. Anant Agarwal
Conhecendo o interior das portas lógicas - MIT, Prof. Anant Agarwal
Tensões de entrada e saída nas familias lógicas
Algumas informações muito úteis sobre as famílias lógicas, migração, níveis de tensão, encapsulamento podem ser vistas no [TI - Logic Guide http://www.ti.com/lit/sg/sdyu001aa/sdyu001aa.pdf].
A evolução do transistor MOS, [3]
Atualmente estamos na tecnologia de 22nm, [4],já ingressando em 14 nm. [5], [6]. No futuro qual será o tamanho do canal do GATE do transistor MOS [7] Veja os teste com 5nm da IMEC e Cadence?
O menor transistor 4nm. [8], [9]

Listas de Exercício

Capítulo 4 (pag. 83 - 89). 4, 6-7, 10-19, 26-31.

Avaliações

A1 - (18/03/2014)
A2 - (29/04/2014)
A3 - ()
Projeto Final (apresentação 08/07/2014)
Recuperação (11/07/2014)
Trabalhos e Listas de Exercícios

Aulas de Laboratório

Faça toda a programação e simulação do circuito na CLOUD -> login@200.135.233.26
Faça a programação dos pinos do kit a ser utilizado
Faça a compilação completa do projeto.
O Quartus II deve ter gerado um arquivo de programação NomeDoProjeto.sof.
Transfira o arquivo NomeDoProjeto.sof para a maquina local usando scp

scp SeuLogin@200.135.233.26:~/CaminhoDoProjeto/output_files/NomeDoProjeto.sof .

Abra o Quartus II na maquina local e transfira o arquivo NomeDoProjeto.sof para o FPGA.
Teste o Hardware.

Links auxiliares

Curso de Engenharia de Telecomunicações

@@ Linha 80: / Linha 80: @@
 *[http://ocw.mit.edu/courses/electrical-engineering-and-computer-science/6-002-circuits-and-electronics-spring-2007/video-lectures/lecture-5/ Conhecendo o interior das portas lógicas] - MIT, Prof. Anant Agarwal
 *[http://e2e.ti.com/cfs-file.ashx/__key/communityserver-discussions-components-files/138/6320.Voltages.jpg Tensões de entrada e saída nas familias lógicas]
+*Algumas informações muito úteis sobre as famílias lógicas, migração, níveis de tensão, encapsulamento podem ser vistas no [TI - Logic Guide http://www.ti.com/lit/sg/sdyu001aa/sdyu001aa.pdf].
 *[http://download.intel.com/newsroom/kits/22nm/pdfs/Intel_Transistor_Backgrounder.pdf A evolução do transistor MOS], [http://www.intel.com/content/www/us/en/history/museum-transistors-to-transformations-brochure.html]
-*Atualmente estamos na tecnologia de [http://en.wikipedia.org/wiki/22_nanometer 22nm], [http://download.intel.com/newsroom/kits/22nm/pdfs/22nm-Details_Presentation.pdf],já ingressando em [http://www.altera.com/literature/wp/wp-01201-fpga-tri-gate-technology.pdf 14 nm], [http://www.altera.com/devices/fpga/stratix-fpgas/stratix10/stx10-index.jsp]. No futuro qual será o tamanho do canal do GATE do transistor MOS  [http://en.wikipedia.org/wiki/5_nanometer]?
+*Atualmente estamos na tecnologia de [http://en.wikipedia.org/wiki/22_nanometer 22nm], [http://download.intel.com/newsroom/kits/22nm/pdfs/22nm-Details_Presentation.pdf],já ingressando em [http://www.altera.com/literature/wp/wp-01201-fpga-tri-gate-technology.pdf 14 nm]. [https://www.altera.com/solutions/technology/next-generation-technology/overview.html], [http://www.altera.com/devices/fpga/stratix-fpgas/stratix10/stx10-index.jsp]. No futuro qual será o tamanho do canal do GATE do transistor MOS  [http://en.wikipedia.org/wiki/5_nanometer] [https://www.semiwiki.com/forum/content/5080-imec-cadence-disclose-5nm-test-chip.html Veja os teste com 5nm da IMEC e Cadence]?
 *O menor transistor 4nm. [http://www.nature.com/nnano/journal/v5/n7/full/nnano.2010.95.html], [http://www.dailytech.com/article.aspx?newsid=18476]