Mudanças entre as edições de "CIL-EngTel (página)"
Linha 90: | Linha 90: | ||
==Listas de Exercício== | ==Listas de Exercício== | ||
− | + | ||
+ | {{Collapse top |Lista para a primeira avaliação}} | ||
+ | |||
+ | #Converta para decimal | ||
+ | ##<math>100110_2</math> | ||
+ | ##<math>11110_2</math> | ||
+ | ##<math>111011_2</math> | ||
+ | ##<math>1010000_2</math> | ||
+ | ##<math>11000101_2</math> | ||
+ | ##<math>11001100110101_2</math> | ||
+ | ##<math>14_8</math> | ||
+ | ##<math>67_8</math> | ||
+ | ##<math>153_8</math> | ||
+ | ##<math>1544_8</math> | ||
+ | ##<math>2063_8</math> | ||
+ | ##<math>479_16</math> | ||
+ | ##<math>4AB_16</math> | ||
+ | ##<math>BDE_16</math> | ||
+ | ##<math>F0CA_16</math> | ||
+ | ##<math>2D3F_16</math> | ||
+ | #Converta para a base indicada: | ||
+ | ##<math> 1428_{10} = X_{16} </math> | ||
+ | ##<math> 428_{10} = X_{8}</math> | ||
+ | ##<math> 28_{10} = X_{2}</math> | ||
+ | ##<math> F0F0_{16} = X_{2}</math> | ||
+ | ##<math> 1428_{8} = X_{16}</math> | ||
+ | ##<math> 1001010_{2} = X_{16}</math> | ||
+ | ##<math> 1001010_{10} = X_{16}</math> | ||
+ | ##<math> 1428_{16} = X_{8}</math> | ||
+ | #Livro Pedroni: 2.16 ==> 2.38 | ||
+ | #Qual é o maior e menor valor decimal que se consegue representar em complemento de dois com 8 dígitos binários? | ||
+ | #Livro Pedroni: 3.1 ==> 3.22 | ||
+ | #Livro Pedroni: 4.6 ==> 4.16, 4.18, 4.19, 4.26 ==> 4.31 | ||
+ | #O consumo de potência em um circuito lógico é dividido em estática e dinâmica. Defina cada uma dessa potências e quais são as providências a serem tomadas para sua minimização. | ||
+ | #Liste os três tipos de ''buffer''. Qual é sua função lógica? Quais são suas principais aplicações? | ||
+ | {{Collapse bottom}} | ||
+ | |||
+ | {{Collapse top |Lista para a segunda avaliação}} | ||
+ | #Seções do livro a serem estudadas: | ||
+ | ##5.1, 5.2, 5.3, 5.4, 5.5, 5.6 e 5.9 | ||
+ | ##10.1, 10.2, 10.3, 10.5, 10.6 e 10.9 | ||
+ | ##11.1, 11.5, 11.6, 11.7 e 11.13. | ||
+ | ##12.1, 12.2, 12.3, 12.5, 12.6, 12.10, 12.11, 12.12, 12.13 e 12.15. | ||
+ | #Livro Pedroni: 5.1, 5.5, 5.8 ==> 5.19, 5.22 ==> 5.28, 5.30 ==> 5.38. | ||
+ | #Utilizando álgebra Booleana simplifique as seguintes funções lógicas, mostre todo o processo: | ||
+ | ##y=a.b+c'+(c.d)' | ||
+ | ##y=((a.b)'+{c.d)')' | ||
+ | ##y=(a+b'+c).(a+c+d')' | ||
+ | ##y=(a+b)'.c.(a+c).b' | ||
+ | ##y=((a+b)'.c)+((b.d)'.(a'+(b.d))) | ||
+ | #Para cada uma das funções lógicas da questão anterior, monte a tabela-verdade equivalente. | ||
+ | #Derive uma equação SOP mínima (irredutível) para cada uma das funções Booleanas representadas pelas tabelas-verdade da questão anterior, fazendo uso de mapas de Karnaugh. | ||
+ | #Livro Pedroni: 10.4 ==> 10.17 | ||
+ | #Livro Pedroni: 11.8 ==> 11.12, 11.14 ==> 11.21, 11.23, 11.27 e 11.28 | ||
+ | #Livro Pedroni: 12.1 ==> 12.3, 12.6a) 12.6b), 12.9 ==> 12.12, 12.16, 12.17, 12.22 | ||
+ | {{Collapse bottom}} | ||
+ | |||
+ | {{Collapse top |Lista para a terceira avaliação}} | ||
+ | #Seções do livro a serem estudadas: | ||
+ | ##13.1, 4.10, 13.2, 13.3.1, 13.4, 13.10. | ||
+ | ##14.1, 4.11, 4.12, 14.2, 14.3, 14.5, 14.7. | ||
+ | #Exercícios Livro Pedroni: | ||
+ | ##13.2, 13.7, 13.8, 13.9 | ||
+ | ##14.1 ==> 14.5, 14.8, 14.23, 14.33, 14.37, 14.38, 14.39. | ||
+ | #Para o gerador de sequências pseudorandômicas da Figura 14.30, calcule a sequência dos 25 primeiros bits produzidos pelo circuito, após a execução de um Reset no sistema. | ||
+ | #Faça o diagrama de ligações para um SR de 16 bits, com entrada série e saída paralela, baseado no [http://www.ti.com/lit/ds/symlink/sn74als164a.pdf sn74als164a] | ||
+ | #Faça um diagrama de tempo que explicite a entrada e saída do valor 10001101 no SR [http://www.ti.com/lit/ds/symlink/sn74als165.pdf sn74als165] | ||
+ | #Faça um diagrama de tempo que mostre a entrada serial do valor 1110 com deslocamento para a direita e, em seguida, o valor 1011 com deslocamento para a esquerda no [http://www.ti.com/lit/ds/symlink/sn74as194.pdf sn74as194]. | ||
+ | #Faça um diagrama de tempo que mostre a entrada serial do valor 1110 com deslocamento para a direita e, em seguida, entrada paralela do valor 1011 com deslocamento para a direita no [http://www.ti.com/lit/ds/symlink/sn74as194.pdf sn74as194]. | ||
+ | #Faça o diagrama de ligações para obter duas versões de um contador módulo 10, baseado no [http://www.ti.com/lit/ds/symlink/sn74ls90.pdf SN74LS90]. | ||
+ | #Faça o diagrama de ligações para obter um contador de 2 à 8, baseado no [http://www.ti.com/lit/ds/symlink/sn54als163b.pdf SN54ALS162B]. | ||
+ | #Faça o diagrama de ligações para obter um contador módulo 256 ascendente, baseado no [http://www.ti.com/lit/ds/symlink/sn74als191a.pdf SN74ALS191A]. | ||
+ | #Faça o diagrama de ligações para obter um contador módulo 256 descendente, baseado no [http://www.ti.com/lit/ds/symlink/sn74als193a.pdf SN74ALS193A]. | ||
+ | #Faça o diagrama de ligações para obter um contador de 12 à 0, baseado no [http://www.ti.com/lit/ds/symlink/sn74als169b.pdf SN74ALS169B]. | ||
+ | #Faça o diagrama de ligações para obter um contador decimal ascendente, baseado no [http://www.ti.com/lit/ds/symlink/sn74192.pdf SN74LS192]. | ||
+ | {{Collapse bottom}} | ||
+ | |||
<!-- | <!-- | ||
*Capítulo 5 (pag. 110 - 116). 1-18, 22-36. | *Capítulo 5 (pag. 110 - 116). 1-18, 22-36. | ||
Linha 102: | Linha 178: | ||
:*A e B tem sinais contrários (OK) | :*A e B tem sinais contrários (OK) | ||
--> | --> | ||
+ | |||
==Avaliações == | ==Avaliações == | ||
*Avaliação 1 | *Avaliação 1 |
Edição das 11h35min de 21 de março de 2016
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
Carga horária, Ementas, Bibliografia, Professores
Conceitos finais
Plano de Ensino
Desenvolvimento Pedagógico
Software e equipamentos recomendados para programação de FPGAs
Circuitos Integrados Comerciais
Para localizar os circuitos integrados comerciais existentes, consulte o Guia de produtos da Texas Instruments. Atualmente é muito comum o uso de circuitos integrados com uma única porta ou circuitos (ver Little Logic Guide). Nas listagens a seguir são mostrados as folhas de dados (Datasheet) de alguns circuitos comerciais, os quais também possuem uma implementação em VHDL disponível no software Quartus da ALTERA. O código 74X indica que o circuito pode estar disponível em diferentes famílias TTL e CMOS.
Um resumo das portas lógicas e demais circuitos da TI podem ser visualizados no guia de bolso. Os circuitos de 1 porta (páginas 79 a 84); de 2 portas (páginas 84 a 87); de 3 portas (páginas 87 e 88); e outros circuitos (páginas 161 a 288). Para a visualização da disponibilidade dos dispositivos lógicos nas diferentes famílias consulte a página 141 e 142.
Esta página [1] também apresenta uma rápida visualização da pinagem dos CIs mais antigos do tipo DIP.
Circuitos Lógicos
- Buffer
- 3-Estados - 74AHC1G125
- 3-Estados e Driver - 74AHC541
- Dreno aberto - 74LV07A The open-drain outputs require pullup resistors to perform correctly and can be connected to other open-drain outputs to implement active-low wired-OR or active-high wired-AND functions.
- Coletor aberto - 7407
- Schmitt trigger - SN74AUC1G17 @
- ver wikipedia
- ver Simulador de circuitos do Falstad Circuits > Op-Amps > Schmitt-trigger
- ver aplicações para esses circuitos [2]
- Inversor - 6 Inversor - 74X04;
- ver o funcionamento do circuito inversor CMOS Simulador de circuitos do Falstad Circuits > Logic Families > CMOS > Inverter
- AND - 4 Porta AND2 - 74X08, 3 Porta AND3 - 74X11, 2 Porta AND4 - 74X21.
- NAND - 4 Porta NAND2 - 74X00, 3 Porta NAND3 - 74X10, 2 Porta NAND4 - 74X20; 1 Porta NAND8 - 74X30; 1 Porta NAND13 - 74X133.
- ver o funcionamento do circuito NAND CMOS Simulador de circuitos do Falstad Circuits > Logic Families > CMOS > CMOS NAND
- ver o funcionamento do circuito NOR CMOS Simulador de circuitos do Falstad Circuits > Logic Families > CMOS > CMOS NOR
- OR - 4 Porta OR2 - 74X32.
- XOR - 4 Porta XOR2 - 74X86; 4 Porta XOR2 - 74X386.
- XNOR - 4 Porta XNOR2 - 74X266.
Circuitos Lógicos Combinacionais
- Decodificador/Demultiplexador 3 para 8 linhas - 74X138
- 2x Decodificador/Demultiplexador 2 para 4 linhas 74X139
- Decodificador/Driver BCD para Sete Segmentos - 74X47
- Decodificador/Demultiplexador 3 para 8 linhas com Latch - 74X137
- Multiplexador/Seletor de 8 para 1 - 74X151
- 2x Multiplexador/Seletor de 4 para 1 - 74X153
- 4x Multiplexador/Seletor de 2 para 1 - 74X157/158
- Decodificador BCD para 10 linhas decimais 74X42
- Codificador de Prioridade de 8 para código binário - 74X148
- Gerador de Paridade Par e Impar de 9 bits - 74X280
Circuitos Aritméticos Combinacionais
- Somador de 4 bits - 74X283
- Unidade de Lógica e Aritmética - 74X181.
- Look Ahead Carry Generator - 74X182
- Comparador BCD - 74X85
- Comparador de magnitude de 8 bits - 74X688
- Comparador de igualdade de 8 bits - 74X521
- Multiplicador binário de 4 bits por 4 bits - 74X284/285
Circuitos Sequenciais
- Registrador de deslocamento 74X164 8-bit Saída Paralela, 74X165, 74X166 8-bits Carga Parelela e saída serial, 74x194 4-Bit Bidirectional Universal Shift Registers, 74x299 8-Bit Universal Shift/Storage Registers With 3-State Outputs.
- Contador Assíncrono 74X90/92/93 - 74X90- Decada, 74X92 - Duzia, 74X93 - Binário 4 bits, 74X390 - 2x Decada,
- Contador Síncrono 74X161/163 - 74X161 - reset assíncrono, 74X163 - reset síncrono; 74X191, 74X193, 74X169 - Binario 4 bits, Up/Down, 74X192 Decadico, Up/Down.
- Registradores com DFF 74X174 Hex D-type Flip-Flops With Clear, 74X273 Octal D-type Flip-Flops With Clear
Materiais de apoio as aulas
- Sistema de numeração binário
- Sistema de numeração hexadecimal
- Sistema de numeração octal
- Multiplicação Binária
- Display de 7 segmentos
- A abstração Digital - MIT, Prof. Anant Agarwal
- Conhecendo o interior das portas lógicas - MIT, Prof. Anant Agarwal
- Tensões de entrada e saída nas familias lógicas
- Algumas informações muito úteis sobre as famílias lógicas, migração, níveis de tensão, encapsulamento podem ser vistas no [TI - Logic Guide http://www.ti.com/lit/sg/sdyu001aa/sdyu001aa.pdf].
- A evolução do transistor MOS, [3]
- Atualmente estamos na tecnologia de 22nm, [4],já ingressando em 14 nm. [5], [6]. No futuro qual será o tamanho do canal do GATE do transistor MOS [7] Veja os teste com 5nm da IMEC e Cadence?
- O menor transistor 4nm. [8], [9]
Listas de Exercício
Lista para a primeira avaliação |
---|
|
Lista para a segunda avaliação |
---|
|
Lista para a terceira avaliação |
---|
|
Avaliações
- Avaliação 1
- Avaliação 2
- Avaliação 3
- Projeto Final
- Recuperação final
- Trabalhos e Listas de Exercícios
Aulas de Laboratório
- Uso do software Quartus e QSIM para ensino de Circuitos Lógicos
- Interfaces de entrada e saída da DE2-115
- Mapa de Karnaugh
- Circuitos Lógicos Aritméticos
- Circuito de Multiplicação Binária
- Circuito de Comparação Binária
- Registrador de Deslocamento - BDF e QSIM
- Contador binário síncrono
- Minimização de funções lógicas com mapa de Karnaugh
- Projetos Finais CIL29003
- Modelo para uso em relatórios
- Brainstorming de projetos CIL29003
- Dicas para programar usando a CLOUD-IFSC
- Faça toda a programação e simulação do circuito na CLOUD -> login@200.135.233.26
- Faça a programação dos pinos do kit a ser utilizado
- Faça a compilação completa do projeto.
- O Quartus II deve ter gerado um arquivo de programação NomeDoProjeto.sof.
- Transfira o arquivo NomeDoProjeto.sof para a maquina local usando scp
scp SeuLogin@200.135.233.26:~/CaminhoDoProjeto/output_files/NomeDoProjeto.sof .
- Abra o Quartus II na maquina local e transfira o arquivo NomeDoProjeto.sof para o FPGA.
- Teste o Hardware.
Links auxiliares
- Sistema Binário do Egípcios
- Display de sete segmentos
- Woflfram Alfa
- Conversor de sistemas de numeração
- Conversores de número real para representação IEEE 754, [10], App para Iphone
- Voltage Translation Between 3.3-V, 2.5-V, 1.8-V, and 1.5-V Logic Standards, OLD - Texas Instruments.