Mudanças entre as edições de "CIL29003-2015-2"
(39 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
Linha 2: | Linha 2: | ||
''Professor'': [[Odilson Tadeu Valle]] | ''Professor'': [[Odilson Tadeu Valle]] | ||
<br>''Email'': odilson@ifsc.edu.br | <br>''Email'': odilson@ifsc.edu.br | ||
− | <br>''Atendimento paralelo'': | + | <br>''Atendimento paralelo'': 3ª das 15h40 às 16h35 e 5ª das 9h40 às 10h35. Local: Lab. de Desenvolvimento. |
+ | |||
+ | [http://docente.ifsc.edu.br/odilson/CIL29003/ Página pessoal com slides das aulas] | ||
* Avaliações | * Avaliações | ||
Linha 53: | Linha 55: | ||
#Qual é o maior e menor valor decimal que se consegue representar em complemento de dois com 8 dígitos binários? | #Qual é o maior e menor valor decimal que se consegue representar em complemento de dois com 8 dígitos binários? | ||
#Livro Pedroni: 3.1 ==> 3.22 | #Livro Pedroni: 3.1 ==> 3.22 | ||
+ | #Livro Pedroni: 4.7 ==> 4.16, 4.18 e 4.19 | ||
+ | #O consumo de potência em um circuito lógico é dividido em estática e dinâmica. Defina cada uma dessa potências e quais são as providências a serem tomadas para sua minimização. | ||
+ | #Liste os três tipos de ''buffer''. Qual é sua função lógica? Quais são suas principais aplicações? | ||
{{Collapse bottom}} | {{Collapse bottom}} | ||
{{Collapse top |Lista para a segunda avaliação}} | {{Collapse top |Lista para a segunda avaliação}} | ||
− | # | + | #Seções do livro a serem estudadas: |
− | # | + | ##5.1, 5.2, 5.3, 5.4, 5.5, 5.6 e 5.9 |
− | # | + | ##10.1, 10.2, 10.3, 10.5, 10.6 e 10.9 |
+ | ##11.1, 11.5, 11.6, 11.7 e 11.13. | ||
+ | ##12.1, 12.2, 12.3, 12.5, 12.6, 12.10, 12.11, 12.12, 12.13 e 12.15. | ||
#Livro Pedroni: 5.1, 5.5, 5.8 ==> 5.19, 5.22 ==> 5.28, 5.30 ==> 5.38. | #Livro Pedroni: 5.1, 5.5, 5.8 ==> 5.19, 5.22 ==> 5.28, 5.30 ==> 5.38. | ||
#Utilizando álgebra Booleana simplifique as seguintes funções lógicas, mostre todo o processo: | #Utilizando álgebra Booleana simplifique as seguintes funções lógicas, mostre todo o processo: | ||
Linha 68: | Linha 75: | ||
#Para cada uma das funções lógicas da questão anterior, monte a tabela-verdade equivalente. | #Para cada uma das funções lógicas da questão anterior, monte a tabela-verdade equivalente. | ||
#Derive uma equação SOP mínima (irredutível) para cada uma das funções Booleanas representadas pelas tabelas-verdade da questão anterior, fazendo uso de mapas de Karnaugh. | #Derive uma equação SOP mínima (irredutível) para cada uma das funções Booleanas representadas pelas tabelas-verdade da questão anterior, fazendo uso de mapas de Karnaugh. | ||
+ | #Livro Pedroni: 10.4 ==> 10.17 | ||
+ | #Livro Pedroni: 11.8 ==> 11.12, 11.14 ==> 11.21, 11.23, 11.27 e 11.28 | ||
+ | #Livro Pedroni: 12.1 ==> 12.3, 12.6a) 12.6b), 12.9 ==> 12.12, 12.16, 12.17, 12.22 | ||
{{Collapse bottom}} | {{Collapse bottom}} | ||
{{Collapse top |Lista para a terceira avaliação}} | {{Collapse top |Lista para a terceira avaliação}} | ||
#Seções do livro a serem estudadas: | #Seções do livro a serem estudadas: | ||
− | |||
− | |||
##13.1, 4.10, 13.2, 13.3.1, 13.4, 13.10. | ##13.1, 4.10, 13.2, 13.3.1, 13.4, 13.10. | ||
##14.1, 4.11, 4.12, 14.2, 14.3, 14.5, 14.7. | ##14.1, 4.11, 4.12, 14.2, 14.3, 14.5, 14.7. | ||
#Exercícios Livro Pedroni: | #Exercícios Livro Pedroni: | ||
− | |||
− | |||
##13.2, 13.7, 13.8, 13.9 | ##13.2, 13.7, 13.8, 13.9 | ||
##14.1 ==> 14.5, 14.8, 14.23, 14.33, 14.37, 14.38, 14.39. | ##14.1 ==> 14.5, 14.8, 14.23, 14.33, 14.37, 14.38, 14.39. | ||
#Para o gerador de sequências pseudorandômicas da Figura 14.30, calcule a sequência dos 25 primeiros bits produzidos pelo circuito, após a execução de um Reset no sistema. | #Para o gerador de sequências pseudorandômicas da Figura 14.30, calcule a sequência dos 25 primeiros bits produzidos pelo circuito, após a execução de um Reset no sistema. | ||
+ | #Faça o diagrama de ligações para um SR de 16 bits, com entrada série e saída paralela, baseado no [http://www.ti.com/lit/ds/symlink/sn74als164a.pdf sn74als164a] | ||
+ | #Faça um diagrama de tempo que explicite a entrada e saída do valor 10001101 no SR [http://www.ti.com/lit/ds/symlink/sn74als165.pdf sn74als165] | ||
+ | #Faça um diagrama de tempo que mostre a entrada serial do valor 1110 com deslocamento para a direita e, em seguida, o valor 1011 com deslocamento para a esquerda no [http://www.ti.com/lit/ds/symlink/sn74as194.pdf sn74as194]. | ||
+ | #Faça um diagrama de tempo que mostre a entrada serial do valor 1110 com deslocamento para a direita e, em seguida, entrada paralela do valor 1011 com deslocamento para a direita no [http://www.ti.com/lit/ds/symlink/sn74as194.pdf sn74as194]. | ||
+ | #Faça o diagrama de ligações para obter duas versões de um contador módulo 10, baseado no [http://www.ti.com/lit/ds/symlink/sn74ls90.pdf SN74LS90]. | ||
+ | #Faça o diagrama de ligações para obter um contador de 2 à 8, baseado no [http://www.ti.com/lit/ds/symlink/sn54als163b.pdf SN54ALS162B]. | ||
+ | #Faça o diagrama de ligações para obter um contador módulo 256 ascendente, baseado no [http://www.ti.com/lit/ds/symlink/sn74als191a.pdf SN74ALS191A]. | ||
+ | #Faça o diagrama de ligações para obter um contador módulo 256 descendente, baseado no [http://www.ti.com/lit/ds/symlink/sn74als193a.pdf SN74ALS193A]. | ||
+ | #Faça o diagrama de ligações para obter um contador de 12 à 0, baseado no [http://www.ti.com/lit/ds/symlink/sn74als169b.pdf SN74ALS169B]. | ||
+ | #Faça o diagrama de ligações para obter um contador decimal ascendente, baseado no [http://www.ti.com/lit/ds/symlink/sn74192.pdf SN74LS192]. | ||
{{Collapse bottom}} | {{Collapse bottom}} | ||
=Diário de aulas= | =Diário de aulas= | ||
− | + | ==Aula 1 - 5/10/15: Apresentação da disciplina== | |
− | |||
* Apresentação da disciplina, plano de aula, trabalhos e métodos de avaliação. | * Apresentação da disciplina, plano de aula, trabalhos e métodos de avaliação. | ||
# Auto apresentação | # Auto apresentação | ||
# [http://wiki.sj.ifsc.edu.br Apresentação da Wiki] | # [http://wiki.sj.ifsc.edu.br Apresentação da Wiki] | ||
− | # [[CIL-EngTel_(Plano_de_Ensino)|Plano de Ensino | + | # [[CIL-EngTel_(Plano_de_Ensino)|Plano de Ensino, Ementa, Bibliografia e Estratégia de Ensino]] |
− | |||
− | |||
− | |||
# Avaliações | # Avaliações | ||
## 3 avaliações (P1, P2 e P3) mais um projeto final (PF) | ## 3 avaliações (P1, P2 e P3) mais um projeto final (PF) | ||
− | ## Cada uma das avaliações terá terá um conceito | + | ## Cada uma das avaliações terá terá um conceito: A, B, C e D. Conceito mínimo final para não necessitar reavaliação: C. |
## Reavaliação única no último dia de aula. | ## Reavaliação única no último dia de aula. | ||
# [[Engenharia de Telecomunicações (páginas das disciplinas)|Relação com outras disciplinas do curso]] | # [[Engenharia de Telecomunicações (páginas das disciplinas)|Relação com outras disciplinas do curso]] | ||
− | # Conceitos iniciais: | + | # Conceitos iniciais ('''Seção 1.2 à 1.8 do Pedroni'''): |
− | ## | + | ## [http://docente.ifsc.edu.br/odilson/CIL29003/aula-1-introducao.pdf Introdução a Circuito Lógicos] |
− | + | ||
− | + | ||
− | ### 4 | + | ==Aula 2 - 6/10/15: Sistemas de Numeração== |
− | ### | + | |
− | ### | + | Seção 2.2 e 2.3 do Pedroni. |
− | # | + | |
− | + | [http://docente.ifsc.edu.br/odilson/CIL29003/aula-2-Sistemas-de-numeracao.pdf Sistemas de Numeração] | |
+ | |||
+ | ==Aula 3 - 13/10/15: Representação de números reais e Aritmética Binária== | ||
+ | |||
+ | Seção 2.8 e 3.1 do Pedroni | ||
+ | |||
+ | [http://docente.ifsc.edu.br/odilson/CIL29003/aula-4-representacoes-binarias.pdf Representação de números reais] | ||
+ | [http://docente.ifsc.edu.br/odilson/CIL29003/aula-5-aritmetica-binaria.pdf Aritmética Binária] | ||
+ | |||
+ | ==Aula 4 - 19/10/15: Aritmética Binária== | ||
+ | |||
+ | Seção 3.2 e 3.3 do Pedroni | ||
+ | |||
+ | [http://docente.ifsc.edu.br/odilson/CIL29003/aula-5-aritmetica-binaria.pdf Aritmética Binária] | ||
+ | |||
+ | ==Aula 5 - 20/10/15: Multiplicação Binária== | ||
+ | |||
+ | Seção 3.4 e 3.5 do Pedroni | ||
+ | |||
+ | [http://docente.ifsc.edu.br/odilson/CIL29003/aula-6-multiplicacao-binaria.pdf Multiplicação Binária] | ||
+ | |||
+ | ==Aula 6 - 26/10/15: Divisão Binária e Portas NOT, AND, NAND, OR, NOR== | ||
+ | |||
+ | Seção 3.6, 3.7 e 4.1 a 4.4 do Pedroni | ||
+ | |||
+ | [http://docente.ifsc.edu.br/odilson/CIL29003/aula-6-multiplicacao-binaria.pdf Multiplicação Binária] | ||
+ | |||
+ | ==Aula 7 - 27/10/15: Portas NOT, AND, NAND, OR, NOR== | ||
+ | |||
+ | Seção 4.1 a 4.4 do Pedroni | ||
+ | |||
+ | [http://docente.ifsc.edu.br/odilson/CIL29003/aula-7-portas-logicas.pdf Introdução aos Circuitos Digitais] | ||
+ | |||
+ | ==Aula 8 - 3/11/15: Buffers== | ||
+ | |||
+ | Seção 4.1 a 4.4 do Pedroni | ||
+ | |||
+ | [http://docente.ifsc.edu.br/odilson/CIL29003/aula-7-portas-logicas.pdf Introdução aos Circuitos Digitais] | ||
+ | |||
+ | ==Aula 9 - 7/11/15: Laboratório 1== | ||
+ | #Leia e complete até a Seção 7 (inclusive) do tutorial [ftp://ftp.altera.com/up/pub/Altera_Material/13.0/Tutorials/Schematic/Quartus_II_Introduction.pdf Quartus II Introduction - Using Schematic Designs]. Utilize o '''Quartus versão 13''' de sua máquina local. Faça as seguintes adaptações no tutorial: | ||
+ | ## Item 4.3 -- Utilize: '''Family: Cyclone IV E''' e '''Available Devices: EP4CE30F23C7'''. | ||
+ | ## Item 7 -- Figura 27: '''x1 = PIN_V21''', '''x2 = PIN_W22''' e '''f = PIN_D6'''. [[Pinagem_dos_dispositivos_de_entrada_e_saída_do_kit_MERCURIO_IV | Detalhes da pinagem.]] | ||
+ | #Salve o projeto. Ao salvar arquivos e projetos tome '''sempre''' as seguintes precauções, sob pena de erros de compilação: | ||
+ | ##Cada projeto deve ter um diretório próprio. | ||
+ | ##'''Não''' inicie o nome de projetos e/ou circuitos com caracteres numéricos. | ||
+ | ##'''Não''' nomeie diretórios e/ou arquivos com espaço em branco, se necessário utilize "_" (''underline'') como caracter separador. | ||
+ | #Procedimento para salvar e recuperar projetos | ||
+ | ##Para salvar um projeto: '''[Project > Archive Project... > Archive file name: nome_do_projeto.qar]''' | ||
+ | ##O arquivo será salvo em: '''/home/aluno/nome_do_projeto/output_files/nome_do_projeto.qar''' | ||
+ | ##Copie o arquivo para algum repositório particular remoto ou mande o mesmo (nome_do_projeto.qar) para o seu email. | ||
+ | #Para restaurar um projeto: | ||
+ | ##Crie um novo projeto vazio: '''[File > New Project Wizard... > Next > What is workink directory for this project?: /home/aluno/nome_do_diretorio > What is the name of this project?: nome_do_projeto > Next > Next > Family: Ciclone IV E > Device: EP4CE30F23C7 > Next > Finish]''' | ||
+ | ##Baixe o arquivo salvo. | ||
+ | ##Restaure o arquivo de backup: '''[Restore Archived Project > Archive name: nome_do_projeto.qar]''' | ||
+ | #Há duas formas de executar o Quartus, acesso local e acesso remoto. Nas máquinas do laboratório de programação utilizaremos o acesso local, basta rodar o '''Quartus versão 13'''. | ||
+ | #Quem desejar praticar em casa pode acessar remotamente, mas antes peça ao professor para criar uma conta na máquina de acesso remoto. | ||
+ | #Para acesso remoto o procedimento é o seguinte: | ||
+ | ##Preferencialmente acesse a IFSC-CLOUD usando o seguinte [http://wiki.sj.ifsc.edu.br/index.php/Acesso_ao_IFSC-CLOUD roteiro] | ||
+ | ##Outra opção é acesso remoto a máquina servidora com o seguinte comando: ssh -X nome_de_usuario@200.135.233.26 | ||
+ | ##Execute o Quartus com o seguinte comando no terminal: '''/opt/altera/13.0sp1/quartus/bin/quartus &''' | ||
+ | #Em ambos os casos e somente no primeiro uso, ajuste o atalho para o navegador, para poder ler os manuais quando necessário, por meio de '''Tools > Options > Internet Connectivity''', no campo '''Web browser''' preencha: '''/usr/bin/firefox'''. | ||
+ | |||
+ | ==Aula 10 - 9/11/15: Laboratório 2== | ||
+ | #Continuação e complementação do laboratório 1. | ||
+ | #O primeiro laboratório foi focado no uso do Quartus (interface), inserção do projeto (''schematic''), compilação e o início da simulação funcional (QSIM). | ||
+ | #Hoje vamos gravar e utilizar o Kit '''Mercurio IV''' (Family='''Cyclone IV E''' / device='''EP4CE30F23C7''') seguindo o roteiro:[[Preparando para gravar o circuito lógico no FPGA]] | ||
+ | #Siga o roteiro até que sua placa esteja funcionando corretamente. | ||
+ | #Uma vez a placa funcionando complete a tabela verdade do circuito montado, fazendo as respectivas combinações de entrada, através das chaves de entrada, e observando a saída, através do led: | ||
+ | {| border="1" cellpadding="10" cellspacing="3" style="text-align: center;" | ||
+ | |- | ||
+ | | x1 || x2 || f | ||
+ | |- | ||
+ | | 0 || 0 || | ||
+ | |- | ||
+ | | 0 || 1 || | ||
+ | |- | ||
+ | | 1 || 0 || | ||
+ | |- | ||
+ | | 1 || 1 || | ||
+ | |} | ||
+ | O resultado obtido é condizente com o esperado? | ||
+ | |||
+ | ==Aula 11 - 10/11/15: Avaliação 1== | ||
+ | ==Aula 12 - 16/11/15: Álgebra booleana e Tabelas-verdade== | ||
+ | ==Aula 13 - 17/11/15: Álgebra de Boole, Minterms, maxterms, Equações SOP e POS== | ||
+ | ==Aula 14 - 23/11/15: Minterms, maxterms, Equações SOP e POS== | ||
+ | ==Aula 15 - 24/11/15: Mapas de Karnaugh e projeto de conversor BCD para SSD== | ||
+ | ==Aula 16 - 30/11/15: Laboratório 3 - Conversor BCD para SSD== | ||
+ | ==Aula 17 - 1/12/15: Famílias Lógicas== | ||
+ | ==Aula 18 - 7/12/15: Circuitos combinacionais lógicos - Codificadores, decodificadores, multiplexadores== | ||
+ | ==Aula 19 - 8/12/15: Circuitos combinacionais lógicos - detetor de paridade e portas com histerese. Circuitos combinacionais aritméticos== | ||
+ | ==Aula 20 - 14/12/15: Circuitos combinacionais aritméticos== | ||
+ | ==Aula 21 - 15/12/15: Latches e Flip-Flops== | ||
+ | ==Aula 22 - 19/12/15: Laboratório 4 - Circuitos combinacionais aritméticos== | ||
+ | ==Aula 23 - 21/12/15: Dúvidas para a avaliação 2== | ||
+ | ==Aula 24 - 22/12/15: Avaliação 2== | ||
+ | ==Aula 25 - 1/2/16: Recapitulação, discussão projeto, registradores de deslocamento== | ||
+ | ==Aula 26 - 2/2/16: Registradores de deslocamento== | ||
+ | ==Aula 27 - 15/2/16: Contadores== | ||
+ | ==Aula 28 - 16/2/16: Contadores== | ||
+ | ==Aula 29 - 22/2/16: Laboratório 5 - [[Contador_binário_síncrono | Contador binário síncrono]]== | ||
+ | |||
+ | ==Aula 30 - 23/2/16: Divisor de frequência e gerador pseudorrandômico== | ||
+ | ==Aula 31 - 29/2/16: Avaliação 3== | ||
+ | ==Aula 32 - 1/3/16: Projeto final em equipes== | ||
+ | ==Aula 33 - 7/3/16: Projeto final em equipes== | ||
+ | ==Aula 34 - 8/3/16: Projeto final em equipes== | ||
+ | ==Aula 35 - 12/3/16: Projeto final em equipes== | ||
+ | ==Aula 36 - 14/3/16: Apresentação e avaliação do projeto final== | ||
+ | A avaliação será feita sobre a demostração de funcionamento do circuito no FPGA e em questões a serem respondidas individualmente pelos membros da equipe. | ||
+ | |||
+ | ==Aula 37 - 15/3/16: Reavaliação final== |
Edição atual tal como às 14h10min de 7 de março de 2016
Dados Importantes
Professor: Odilson Tadeu Valle
Email: odilson@ifsc.edu.br
Atendimento paralelo: 3ª das 15h40 às 16h35 e 5ª das 9h40 às 10h35. Local: Lab. de Desenvolvimento.
Página pessoal com slides das aulas
- Avaliações
- 3 avaliações (P1, P2 e P3) mais um projeto final (PF).
- Cada uma das avaliações terá terá um conceito numérico: A, B, C e D. Conceito mínimo para não necessitar reavaliação: C.
- Um ou mais conceitos D implica na realização da reavaliação: uma única a ser realizada no último dia de aula.
IMPORTANTE: o direito de recuperar uma avaliação em que se faltou somente existe mediante justificativa reconhecida pela coordenação. Assim, deve-se protocolar a justificativa no prazo de 48 horas, contando da data e horário da avaliação e aguardar o parecer da coordenação.
Plano de Ensino
Cronograma_de_atividades_(CIL-EngTel)
IFSC-Cloud
O IFSC-Cloud permite que qualquer usuário cadastrado acesse vários programas oficiais do ISFC remotamente, entre outros o Quartus que será utilizado intensivamente nesta disciplina. Inclusive permite que o aluno deixe processos/simulações longas rodando e verificar os resultados em um próximo acesso.
Para os alunos ainda não cadastrados na IFSC-Cloud, peça para o professor fazer seu cadastro. Após o cadastro siga exatamente TODOS os passos de Acesso_ao_IFSC-CLOUD. Caso tenha algum problema com a senha, entre em contato com o professor
Listas de exercícios
Lista para a primeira avaliação |
---|
|
Lista para a segunda avaliação |
---|
|
Lista para a terceira avaliação |
---|
|
Diário de aulas
Aula 1 - 5/10/15: Apresentação da disciplina
- Apresentação da disciplina, plano de aula, trabalhos e métodos de avaliação.
- Auto apresentação
- Apresentação da Wiki
- Plano de Ensino, Ementa, Bibliografia e Estratégia de Ensino
- Avaliações
- 3 avaliações (P1, P2 e P3) mais um projeto final (PF)
- Cada uma das avaliações terá terá um conceito: A, B, C e D. Conceito mínimo final para não necessitar reavaliação: C.
- Reavaliação única no último dia de aula.
- Relação com outras disciplinas do curso
- Conceitos iniciais (Seção 1.2 à 1.8 do Pedroni):
Aula 2 - 6/10/15: Sistemas de Numeração
Seção 2.2 e 2.3 do Pedroni.
Aula 3 - 13/10/15: Representação de números reais e Aritmética Binária
Seção 2.8 e 3.1 do Pedroni
Representação de números reais Aritmética Binária
Aula 4 - 19/10/15: Aritmética Binária
Seção 3.2 e 3.3 do Pedroni
Aula 5 - 20/10/15: Multiplicação Binária
Seção 3.4 e 3.5 do Pedroni
Aula 6 - 26/10/15: Divisão Binária e Portas NOT, AND, NAND, OR, NOR
Seção 3.6, 3.7 e 4.1 a 4.4 do Pedroni
Aula 7 - 27/10/15: Portas NOT, AND, NAND, OR, NOR
Seção 4.1 a 4.4 do Pedroni
Introdução aos Circuitos Digitais
Aula 8 - 3/11/15: Buffers
Seção 4.1 a 4.4 do Pedroni
Introdução aos Circuitos Digitais
Aula 9 - 7/11/15: Laboratório 1
- Leia e complete até a Seção 7 (inclusive) do tutorial Quartus II Introduction - Using Schematic Designs. Utilize o Quartus versão 13 de sua máquina local. Faça as seguintes adaptações no tutorial:
- Item 4.3 -- Utilize: Family: Cyclone IV E e Available Devices: EP4CE30F23C7.
- Item 7 -- Figura 27: x1 = PIN_V21, x2 = PIN_W22 e f = PIN_D6. Detalhes da pinagem.
- Salve o projeto. Ao salvar arquivos e projetos tome sempre as seguintes precauções, sob pena de erros de compilação:
- Cada projeto deve ter um diretório próprio.
- Não inicie o nome de projetos e/ou circuitos com caracteres numéricos.
- Não nomeie diretórios e/ou arquivos com espaço em branco, se necessário utilize "_" (underline) como caracter separador.
- Procedimento para salvar e recuperar projetos
- Para salvar um projeto: [Project > Archive Project... > Archive file name: nome_do_projeto.qar]
- O arquivo será salvo em: /home/aluno/nome_do_projeto/output_files/nome_do_projeto.qar
- Copie o arquivo para algum repositório particular remoto ou mande o mesmo (nome_do_projeto.qar) para o seu email.
- Para restaurar um projeto:
- Crie um novo projeto vazio: [File > New Project Wizard... > Next > What is workink directory for this project?: /home/aluno/nome_do_diretorio > What is the name of this project?: nome_do_projeto > Next > Next > Family: Ciclone IV E > Device: EP4CE30F23C7 > Next > Finish]
- Baixe o arquivo salvo.
- Restaure o arquivo de backup: [Restore Archived Project > Archive name: nome_do_projeto.qar]
- Há duas formas de executar o Quartus, acesso local e acesso remoto. Nas máquinas do laboratório de programação utilizaremos o acesso local, basta rodar o Quartus versão 13.
- Quem desejar praticar em casa pode acessar remotamente, mas antes peça ao professor para criar uma conta na máquina de acesso remoto.
- Para acesso remoto o procedimento é o seguinte:
- Preferencialmente acesse a IFSC-CLOUD usando o seguinte roteiro
- Outra opção é acesso remoto a máquina servidora com o seguinte comando: ssh -X nome_de_usuario@200.135.233.26
- Execute o Quartus com o seguinte comando no terminal: /opt/altera/13.0sp1/quartus/bin/quartus &
- Em ambos os casos e somente no primeiro uso, ajuste o atalho para o navegador, para poder ler os manuais quando necessário, por meio de Tools > Options > Internet Connectivity, no campo Web browser preencha: /usr/bin/firefox.
Aula 10 - 9/11/15: Laboratório 2
- Continuação e complementação do laboratório 1.
- O primeiro laboratório foi focado no uso do Quartus (interface), inserção do projeto (schematic), compilação e o início da simulação funcional (QSIM).
- Hoje vamos gravar e utilizar o Kit Mercurio IV (Family=Cyclone IV E / device=EP4CE30F23C7) seguindo o roteiro:Preparando para gravar o circuito lógico no FPGA
- Siga o roteiro até que sua placa esteja funcionando corretamente.
- Uma vez a placa funcionando complete a tabela verdade do circuito montado, fazendo as respectivas combinações de entrada, através das chaves de entrada, e observando a saída, através do led:
x1 | x2 | f |
0 | 0 | |
0 | 1 | |
1 | 0 | |
1 | 1 |
O resultado obtido é condizente com o esperado?
Aula 11 - 10/11/15: Avaliação 1
Aula 12 - 16/11/15: Álgebra booleana e Tabelas-verdade
Aula 13 - 17/11/15: Álgebra de Boole, Minterms, maxterms, Equações SOP e POS
Aula 14 - 23/11/15: Minterms, maxterms, Equações SOP e POS
Aula 15 - 24/11/15: Mapas de Karnaugh e projeto de conversor BCD para SSD
Aula 16 - 30/11/15: Laboratório 3 - Conversor BCD para SSD
Aula 17 - 1/12/15: Famílias Lógicas
Aula 18 - 7/12/15: Circuitos combinacionais lógicos - Codificadores, decodificadores, multiplexadores
Aula 19 - 8/12/15: Circuitos combinacionais lógicos - detetor de paridade e portas com histerese. Circuitos combinacionais aritméticos
Aula 20 - 14/12/15: Circuitos combinacionais aritméticos
Aula 21 - 15/12/15: Latches e Flip-Flops
Aula 22 - 19/12/15: Laboratório 4 - Circuitos combinacionais aritméticos
Aula 23 - 21/12/15: Dúvidas para a avaliação 2
Aula 24 - 22/12/15: Avaliação 2
Aula 25 - 1/2/16: Recapitulação, discussão projeto, registradores de deslocamento
Aula 26 - 2/2/16: Registradores de deslocamento
Aula 27 - 15/2/16: Contadores
Aula 28 - 16/2/16: Contadores
Aula 29 - 22/2/16: Laboratório 5 - Contador binário síncrono
Aula 30 - 23/2/16: Divisor de frequência e gerador pseudorrandômico
Aula 31 - 29/2/16: Avaliação 3
Aula 32 - 1/3/16: Projeto final em equipes
Aula 33 - 7/3/16: Projeto final em equipes
Aula 34 - 8/3/16: Projeto final em equipes
Aula 35 - 12/3/16: Projeto final em equipes
Aula 36 - 14/3/16: Apresentação e avaliação do projeto final
A avaliação será feita sobre a demostração de funcionamento do circuito no FPGA e em questões a serem respondidas individualmente pelos membros da equipe.