Mudanças entre as edições de "SST20707-2014-2"
Linha 111: | Linha 111: | ||
== Exemplos VHDL (Entity e Architecture) == | == Exemplos VHDL (Entity e Architecture) == | ||
* Meio Somador | * Meio Somador | ||
+ | |||
+ | = 25/08: Linguagem VHDL - Componentes = | ||
+ | |||
+ | ==Exemplos VHDL (Cont.)== | ||
* LCD and Switch | * LCD and Switch | ||
+ | |||
+ | ==Componentes (COMPONENT, PORT MAP)== | ||
+ | *Sintaxe Simplificada: | ||
+ | ;:<syntaxhighlight lang=vhdl> | ||
+ | --Declaração---------------------------------------------------------- | ||
+ | |||
+ | COMPONENT component_name [IS] | ||
+ | [GENERIC ( | ||
+ | const_name: const_type := const_value; | ||
+ | ...);] | ||
+ | PORT ( | ||
+ | port_name: port_mode signal_type; | ||
+ | ...); | ||
+ | END COMPONENT [component_name]; | ||
+ | |||
+ | |||
+ | --Instanciação---------------------------------------------------------- | ||
+ | |||
+ | label: [COMPONENT] component_name [GENERIC MAP (generic_list) ] PORT MAP (port_list); | ||
+ | |||
+ | </syntaxhighlight> | ||
+ | |||
+ | *Exemplo: | ||
+ | ;:<code> | ||
+ | --Declaração---------------------------------------------------------- | ||
+ | |||
+ | COMPONENT nand_gate IS | ||
+ | PORT ( a, b: IN STD_LOGIC; | ||
+ | c: OUT STD_LOGIC); | ||
+ | END COMPONENT; | ||
+ | |||
+ | |||
+ | --Instanciação--------------------------------------------------------- | ||
+ | |||
+ | nand1: nand_gate PORT MAP (x, y, z); --mapeamento posicional | ||
+ | nand2: nand_gate PORT MAP (a=>x, b=>y, c=>z); --mapeamento nominal | ||
+ | |||
+ | </syntaxhighlight> | ||
+ | |||
+ | *Exemplo GENERIC: | ||
+ | ;:<code> | ||
+ | --Declaração---------------------------------------------------------- | ||
+ | |||
+ | COMPONENT xor_gate IS | ||
+ | GENERIC (N: INTEGER := 8); | ||
+ | PORT ( a: IN STD_LOGIC(1 TO N); | ||
+ | b: OUT STD_LOGIC); | ||
+ | END COMPONENT; | ||
+ | |||
+ | |||
+ | --Instanciação---------------------------------------------------------- | ||
+ | |||
+ | xor1: xor_gate GENERIC MAP (16) PORT MAP (x, y); --map. posicional | ||
+ | xor2: xor_gate GENERIC MAP (N=>16) PORT MAP (a=>x, b=>y); --map. nominal | ||
+ | |||
+ | </syntaxhighlight> |
Edição das 09h23min de 19 de agosto de 2014
Síntese de Sistemas de Telecomunicações: Diário de Aula 2014-2
- Professor: Roberto de Matos
- Encontros: 2ª e 3ª feira às 7:30h
- Grupo no Facebook
Cronograma Semestre 2014-2 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
- Conceitos
Assuntos trabalhados
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
Apoio Desenvolvimento
Slides
- Slides de Introdução
- Fluxo de Projeto Quartus
- Introdução à Linguagem VHDL
- Componentes em VHDL
- Mux e Decode
- Circuitos Seqüênciais
- Máquinas de Estado
04/08: Apresentação
- Apresentação do professor.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Apresentação da disciplina: conteúdo, bibliografia e avaliação.
05/08: Desenvolvimento com PLDs
- Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico
- Famílias de Componentes Lógicos Programáveis
- Arquitetura dos FPGAS
- Introdução ao Fluxo de Projeto do Quartus
11/08: Não Houve Aula – Licença Médica
12/08: Não Houve Aula – Licença Médica
18/08: Fluxo Quartus II
- Introdução ao Fluxo de Projeto do Quartus
- Fluxo de projeto esquemáticos com Quartus e Modelsim (Porta AND)
- Exercício Meio-Somador
19/08: Introdução à Linguagem VHDL
- Finalização do fluxo de projeto do Meio somador no Quartus e Modelsim, utilização a entrada de esquemático.
- Apresentação da Linguagem VHDL
- Conceitos de entidade (entity) e arquitetura (architecture)
Exemplos VHDL (Entity e Architecture)
- Meio Somador
25/08: Linguagem VHDL - Componentes
Exemplos VHDL (Cont.)
- LCD and Switch
Componentes (COMPONENT, PORT MAP)
- Sintaxe Simplificada:
--Declaração---------------------------------------------------------- COMPONENT component_name [IS] [GENERIC ( const_name: const_type := const_value; ...);] PORT ( port_name: port_mode signal_type; ...); END COMPONENT [component_name]; --Instanciação---------------------------------------------------------- label: [COMPONENT] component_name [GENERIC MAP (generic_list) ] PORT MAP (port_list);
- Exemplo:
--Declaração----------------------------------------------------------
COMPONENT nand_gate IS
PORT ( a, b: IN STD_LOGIC;
c: OUT STD_LOGIC);
END COMPONENT;
--Instanciação---------------------------------------------------------
nand1: nand_gate PORT MAP (x, y, z); --mapeamento posicional
nand2: nand_gate PORT MAP (a=>x, b=>y, c=>z); --mapeamento nominal
</syntaxhighlight>
- Exemplo GENERIC:
--Declaração----------------------------------------------------------
COMPONENT xor_gate IS
GENERIC (N: INTEGER := 8);
PORT ( a: IN STD_LOGIC(1 TO N);
b: OUT STD_LOGIC);
END COMPONENT;
--Instanciação----------------------------------------------------------
xor1: xor_gate GENERIC MAP (16) PORT MAP (x, y); --map. posicional
xor2: xor_gate GENERIC MAP (N=>16) PORT MAP (a=>x, b=>y); --map. nominal
</syntaxhighlight>