



Instituto Federal de Santa Catarina  
Área de Telecomunicações

## SST20707– Síntese de Sistemas de Telecomunicações

**Prof. Roberto de Matos**  
roberto.matos@ifsc.edu.br

São José, agosto de 2013.

**Aviso de direitos Autorais:**  
Transparências baseadas no trabalho do  
**Prof. Eduardo Augusto Bezerra**

### Objetivos do laboratório

1. Entender o conceito de máquinas de estados (FSM).
2. Entender o conceito de circuito sequencial controlando o fluxo de atividades de circuito combinacional.
3. Entender o processo de síntese de FSMs em VHDL.
4. Entender o funcionamento de contadores.
5. Estudo de caso: projeto e implementação em VHDL de um contador baseado em máquinas de estados.

**“Síntese de máquinas de estado (FSM)”**

SST20707 – Síntese de Sistemas de Telecomunicações

### Finite State Machine (FSM)

- Sistemas computacionais, normalmente, são compostos por um módulo de “controle” e um módulo para “execução das operações”.

Máquina de venda de refrigerantes

```

graph TD
    Controlador1[Controlador] -- "Execução:  
- Recebe R$  
- Devolve troco  
- Fornece produto" --> VendingMachine[Vending Machine]
    VendingMachine --> Controlador2[Controlador]
  
```

Computador

```

graph TD
    Controlador3[Controlador] -- "Execução:  
- Busca instrução  
- Decodifica  
- Executa  
- Acessa memória  
- Escreve resultados" --> Computer[Computer]
    Computer --> Controlador4[Controlador]
  
```

Automóvel (sistemas embarcados)

```

graph TD
    Controlador5[Controlador] -- "Execução:  
- Alarme  
- Vidros  
- ABS" --> Car[Car]
    Car --> Controlador6[Controlador]
  
```

SST20707 – Síntese de Sistemas de Telecomunicações

### Finite State Machine (FSM)


- O “controlador” é responsável por coordenar a sequência de atividades a ser realizada em um determinado processo (ou sistema)
- Em sistemas digitais são utilizados “circuitos sequenciais” na geração de sinais de controle
- Um circuito sequencial transita por uma série de estados e, a cada estado (a cada momento), poderá fornecer uma determinada saída
- As saídas são utilizadas no controle da execução de atividades em um processo
- A lógica sequencial utilizada na implementação de uma FSM possui um número “finito” de estados.

SST20707 – Síntese de Sistemas de Telecomunicações

### Finite State Machine (FSM)

Modelo de comportamento composto por:

- Estados
- Transições
- Ações



#### Estados

Armazena informação sobre o passado refletindo as modificações das entradas do início até o presente momento

#### Transição

Indica uma troca de estado e é descrita por uma condição que habilita a modificação de estado

#### Ação

Descrição da atividade que deve ser executada em um determinado instante

SST20707 – Síntese de Sistemas de Telecomunicações


### Estrutura de uma FSM

SST20707 – Síntese de Sistemas de Telecomunicações

### Estrutura de uma FSM

#### Dois módulos:

- Armazenamento do “estado atual”; e
- Cálculo da “saída” e do “próximo estado”



SST20707 – Síntese de Sistemas de Telecomunicações

### Estrutura de uma FSM

#### Armazenamento do “estado atual”

- Registrador construído a partir de flip-flops

#### Cálculo da “saída” e do “próximo estado”

- Círculo combinacional;
- Tabela verdade da lógica de saída e da lógica de próximo estado armazenada em uma memória (ROM, Flash, RAM, ...)

SST20707 – Síntese de Sistemas de Telecomunicações

### Síntese de FSMs

SST20707 – Síntese de Sistemas de Telecomunicações


VHDL típico

### Uso de HDL para descrever uma FSM

#### VHDL típico de uma máquina de estados – 2 processos

```

entity MOORE is port(X, clock, reset : in std_logic; Z: out std_logic); end;
architecture A of MOORE is
begin
  process (clock, reset)
  begin
    if reset='1' then
      EA <= S0;
    elsif clock'event and clock='1' then
      EA <= PE;
    end if;
  end process;
  process(EA, X)
  begin
    case EA is
      when S0 => Z <= '0';
      when S1 => Z <= '1';
      when S2 => Z <= '1';
      when S3 => Z <= '0';
    end case;
  end process;
end A;
  
```



SST20707 – Síntese de Sistemas de Telecomunicações

### Uso de HDL para descrever uma FSM

VHDL típico

#### VHDL típico de uma máquina de estados – 2 processos

```
entity MOORE is port(X, clock, reset : in std_logic; Z: out std_logic); end;
architecture A of MOORE is
  type STATES is (S0, S1, S2, S3);
  signal EA, PE : STATES;
begin
  process (clock, reset)
  begin
    if reset='1' then
      EA <= S0;
    elsif clock'event and clock='1' then
      EA <= PE;
    end if;
  end process;
  process(EA, X)
  begin
    case EA is
      when S0 => Z <= '0';
      when S1 => Z <= '1';
      when S2 => Z <= '0';
      when S3 => Z <= '0';
      when others => if X='0' then PE <= S0; else PE <= S2; end if;
    end case;
  end process;
end A;
```

SST20707 – Síntese de Sistemas de Telecomunicações

### Uso de HDL para descrever uma FSM

VHDL típico

#### VHDL típico de uma máquina de estados – 2 processos

```
entity MOORE is port(X, clock, reset : in std_logic; Z: out std_logic); end;
architecture A of MOORE is
  type STATES is (S0, S1, S2, S3);
  signal EA, PE : STATES;
begin
  process (clock, reset)
  begin
    if reset='1' then
      EA <= S0;
    elsif clock'event and clock='1' then
      EA <= PE;
    end if;
  end process;
  process(EA, X)
  begin
    case EA is
      when S0 => Z <= '0';
      when S1 => Z <= '1';
      when S2 => Z <= '0';
      when S3 => Z <= '0';
      when others => if X='0' then PE <= S0; else PE <= S1; end if;
    end case;
  end process;
end A;
```

SST20707 – Síntese de Sistemas de Telecomunicações

### Uso de HDL para descrever uma FSM

VHDL típico

#### VHDL típico de uma máquina de estados – 2 processos

```
entity MOORE is port(X, clock, reset : in std_logic; Z: out std_logic); end;
architecture A of MOORE is
  type STATES is (S0, S1, S2, S3);
  signal EA, PE : STATES;
begin
  process (clock, reset)
  begin
    if reset='1' then
      EA <= S0;
    elsif clock'event and clock='1' then
      EA <= PE;
    end if;
  end process;
  process(EA, X)
  begin
    case EA is
      when S0 => Z <= '0';
      when S1 => Z <= '1';
      when S2 => Z <= '0';
      when S3 => Z <= '0';
      when others => if X='0' then PE <= S0; else PE <= S2; end if;
    end case;
  end process;
end A;
```

SST20707 – Síntese de Sistemas de Telecomunicações

### Uso de HDL para descrever uma FSM

VHDL típico

#### VHDL típico de uma máquina de estados – 2 processos

Desenhe a máquina de estados conforme as transições especificadas no processo combinacional:


```
process(EA, X)
begin
  case EA is
    when S0 => Z <= '0';
    when S1 => if X='0' then PE <= S0; else PE <= S2; end if;
    when S2 => Z <= '1';
    when S3 => if X='0' then PE <= S2; else PE <= S3; end if;
    when others => if X='0' then PE <= S3; else PE <= S1; end if;
  end case;
end process;
```

**Esta é uma máquina Moore. A saída (Z) depende apenas do estado atual (S0, ...). Em uma máquina de Mealy, a saída depende do estado E das entradas.**

SST20707 – Síntese de Sistemas de Telecomunicações

### Uso de HDL para descrever uma FSM

VHDL típico



### Uso de HDL para descrever uma FSM

VHDL 1 proc

#### Máquina de estados – 1 processo

```
entity MOORE is port(X, clock, reset : in std_logic; Z: out std_logic); end;
architecture B of MOORE is
  type STATES is (S0, S1, S2, S3);
  signal EA, STATES;
begin
  process(clock, reset)
  begin
    if reset='1' then
      EA <= S0;
    elsif clock'event and clock='1' then
      EA <= EA;
```

```
      case EA is
        when S0 => Z <= '0';
        when S1 => if X='0' then EA <= S0; else EA <= S2; end if;
        when S2 => Z <= '1';
        when S3 => if X='0' then EA <= S2; else EA <= S3; end if;
        when others => if X='0' then EA <= S3; else EA <= S1; end if;
      end case;
    end if;
  end process;
```

- EA: mesmo comportamento
- Saída Z ficará defasada 1 ciclo de clock

SST20707 – Síntese de Sistemas de Telecomunicações

### Uso de HDL para descrever uma FSM

VHDL  
1 proc

Máquina de estados – 1 processo

```

process(clock, reset)
begin
    if reset='1' then
        EA <= S0;
    elsif clock'event and clock='1' then
        case EA is
            when S0 => Z <= '0';
                        if X='0' then
                            EA <= S0;
                        else
                            EA <= S2;
                        end if;
                        Z <= '1';
                        if X='0' then
                ...
            end case;
        end if;
    end process;

```


SST20707 – Síntese de Sistemas de Telecomunicações

**Não tem o PE da FSM com 2 processos!**

### Uso de HDL para descrever uma FSM

VHDL  
3 procs

#### Máquina de estados – 3 processos



- P1 define o estado atual, atualizando essa informação (CS) para P2 e P3.
- Com base nos valores dos sinais, P2 define o próximo estado, colocando essa informação no sinal NS sem, contudo, realizar a transição (será realizada por P1).
- Com base nos valores dos sinais (status) da FSM, P3 define novos valores para os sinais (do estado atual).

SST20707 – Síntese de Sistemas de Telecomunicações

### Uso de HDL para descrever uma FSM

VHDL  
3 procs

#### Máquina de estados – 3 processos

P1 - Processo, sensível as transições do clock, que realiza a transição de estados na FSM, fazendo com que o estado atual (CS, Current State) receba o próximo estado (NS, Next State). Essa transição é sensível a borda de descida do clock.

```

P1: process(clk)
begin
    if clk'event and clk = '0' then
        if rst = '0' then
            CS <= S0;
        else
            CS <= NS;
        end if;
    end if;
end process;

```

SST20707 – Síntese de Sistemas de Telecomunicações

### Uso de HDL para descrever uma FSM

VHDL  
3 procs

#### Máquina de estados – 3 processos

P2 – Realiza as alterações nos estados (define o próximo estado). Sensível a alterações nos sinais definidos na lista de sensitividade. Controlo os estados definindo o fluxo, ou seja, define qual será o valor do sinal NS a ser utilizado pelo processo P1 responsável por realizar as transições de estados. Comando "case CS is" seleciona o estado atual (Current State) e, conforme os sinais da FSM, um próximo estado é definido no sinal NS.

```

process( CS, x )
begin
    case CS is
        when S0 =>
            NS <= S1;
        when S1 =>
            if x = '1' then
                NS <= S2;
            else
                NS <= S1;
            end if;
        when S2 =>
            NS <= S1;
        when others =>
    end case;
end process;

```

### Uso de HDL para descrever uma FSM

VHDL  
3 procs

#### Máquina de estados – 3 processos

P3 – Realiza atribuições dos sinais em cada estado. Sinais são alterados na borda de subida, e os estados na borda de descida. São atribuídos todos os sinais, incluindo os sinais de saída e sinais internos do processo.

```

process(clk)
begin
    if clk'event and clk = '1' then
        case CS is
            when S0 =>
                Z <= '0';
            when S1 =>
                Z <= '0';
            when S2 =>
                Z <= '1';
            when others =>
        end case;
    end if;
end process;

```

SST20707 – Síntese de Sistemas de Telecomunicações

```

library ieee;
use ieee.std_logic_1164.all;
entity FSM is
port (
    LEDR: out std_logic_vector(7 downto 0);
    KEY: in std_logic_vector(3 downto 0);
    CLOCK_50: in std_logic
);
end FSM;
architecture FSM_beh of FSM is
type states is (S0, S1, S2, S3);
signal EA, PE: states;
signal clock: std_logic;
signal reset: std_logic;
begin
    clock <= CLOCK_50;
    reset <= KEY(3);

```

```

process (clock, reset)
begin
    if reset = '0' then
        EA <= S0;
    elsif clock'event and
          clock = '1' then
        EA <= PE;
    end if;
end process;

```

### Uso de sinais (pinos) disponíveis na DE2 para Clock e Reset

```

process (EA, KEY(0), KEY(1))
begin
    case EA is
        when S0 => if KEY(0) = '0' then
                        PE <= S3; else PE <= S0;
                    end if;
        when S1 =>
            LEDR <= "01010101";
            PE <= S0;
        when S2 =>
            case KEY(1) is
                when '0' => LEDR <= "10101010";
                when '1' => LEDR <= "00000000";
                when others => LEDR <= "11111111";
            end case;
            PE <= S1;
        when S3 =>
            PE <= S2;
    end case;
end process;
end FSM_beh;

```

### Tarefa a ser realizada na aula prática

SST20707 – Síntese de Sistemas de Telecomunicações


### Tarefa

- Implementar uma FSM em VHDL **com 1 processo** para geração dos caracteres 'A' a 'Z' da tabela ASCII, apresentando os caracteres nos LEDs verdes (LEDG).
- FSM com **reset assíncrono** (usar botão KEY(0)) para inicializar um contador com o valor do primeiro caracter a ser gerado ('A' = 41H).
- A cada pulso do relógio de 50MHz (borda de subida), o contador deverá ser incrementado, gerando o próximo caracter da tabela ASCII.
- A FSM deverá possuir um número reduzido de estados, número esse suficiente para incrementar o contador, e verificar se chegou ao final da contagem (caracter 'Z' = 5AH).
- Ao atingir o último caracter da tabela ASCII, a FSM deverá voltar ao início da sequência, gerando novamente o caracter 'A'.

Obs. Alternativamente, no lugar do relógio de 50MHz o sinal de clock poderá ser gerado por um botão (KEY), porém é preciso cuidar o problema do *debounce*.

SST20707 – Síntese de Sistemas de Telecomunicações

### Diagrama de blocos do circuito a ser implementado (FSM utilizada como contador)




### Exemplo: Topo.vhd com componente FSM (sem utilizar os displays de 7-segmentos)

```
entity Topo is
  port (
    LEDG: out std_logic_vector(7 downto 0);
    KEY: in std_logic_vector(3 downto 0);
    CLOCK_50: in std_logic
  );
end Topo;
architecture topo_beh of Topo is
  component ContaASCII -- Esse é o componente FSM
  port (
    valorASCII: out std_logic_vector(7 downto 0);
    clock: in std_logic;
    reset: in std_logic
  );
begin
  L0: ContaASCII port map ( LEDG, CLOCK_50, KEY(0) );
end topo_beh;
```

SST20707 – Síntese de Sistemas de Telecomunicações

### Diagrama de blocos do circuito a ser implementado “Uso dos displays de 7-segmentos como saída”



SST20707 – Síntese de Sistemas de Telecomunicações