Mudanças entre as edições de "SST20707-2014-2"
Ir para navegação
Ir para pesquisar
Linha 2: | Linha 2: | ||
'''Professor:''' [[Roberto de Matos]] | '''Professor:''' [[Roberto de Matos]] | ||
− | |||
− | |||
− | + | '''Encontros:''' 2ª e 3ª feira às 7:30h | |
+ | |||
+ | [https://www.facebook.com/groups/699434770103691/ Grupo no Facebook] | ||
+ | |||
<!--* [https://docs.google.com/spreadsheet/ccc?key=0AolsLbqpwc8_dDVFM2Y5RG1FeVVKektsbkE4QXo0REE&usp=sharing Conceitos]--> | <!--* [https://docs.google.com/spreadsheet/ccc?key=0AolsLbqpwc8_dDVFM2Y5RG1FeVVKektsbkE4QXo0REE&usp=sharing Conceitos]--> | ||
− | + | <br>[[Síntese de Sistemas de Telecomunicações |Plano de Ensino]] | |
{{collapse top| Cronograma Semestre 2014-2}} | {{collapse top| Cronograma Semestre 2014-2}} | ||
{{Cronograma-top}} | {{Cronograma-top}} |
Edição das 19h12min de 3 de agosto de 2014
Síntese de Sistemas de Telecomunicações: Diário de Aula 2014-1
Professor: Roberto de Matos
Encontros: 2ª e 3ª feira às 7:30h
Cronograma Semestre 2014-2 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
Assuntos trabalhados
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
Apoio Desenvolvimento
Slides
- Slides de Introdução
- Fluxo de Projeto Quartus
- Introdução à Linguagem VHDL
- Componentes em VHDL
- Mux e Decode
- Circuitos Seqüênciais
- Máquinas de Estado
04/08: Apresentação
- Apresentação do professor.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Apresentação da disciplina: conteúdo, bibliografia e avaliação.
- Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico
- Famílias de Componentes Lógicos Programáveis
- Arquitetura dos FPGAS
05/08: Fluxo Quartus II
- Introdução ao Fluxo de Projeto do Quartus
- Fluxo de projeto esquemáticos com Quartus e Modelsim (Porta AND)