Preparando para gravar o circuito lógico no FPGA
Escolha do kit com o FPGA
- Para realizar a implementação do sistema digital em um FPGA, os fabricantes de chips disponibilizam kits de desenvolvimento/educacionais nos quais além do FPGA componentes periféricos diversos estão disponíveis para o desenvolvedor. Entre as caracteristicas comuns desses kits está a presença de: Leds, Chaves, Displays, Conectores ligados diretamente a um conjunto de pinos do chip FPGA, entre outros. Para conhecer a característica de cada kit, recomenda-se que o desenvolvedor analise o manual do fabricante.
O IFSC dispõe de alguns kits que podem ser utilizados pelos professores/alunos, cujo uso é destinado prioritariamente para as disciplinas dos cursos técnico e de engenharia de telecomunicações.
- Kits disponíveis
- 10 DE2-115 - ALTERA
- 4 DE0-Nano - ALTERA
- 2 DE5 - ALTERA
- 20 Mercurio IV - MACNICA
Após escolher o kit, deverá ser feita a atribuição da pinagem do FPGA conforme as conexões previamente existentes no kit escolhido. A pinagem de cada kit pode ser encontrada nos respectivos manuais. Para facilitar a configuração da pinagem mais utilizada consulte a página correspondente a seguir:
| Kit | Fabricante | Família FPGA | Device | Documentos disponíveis | Arquivo qsf | Pinagem do kit |
|---|---|---|---|---|---|---|
| DE0-Nano | TERASIC | Cyclone® IV | EP4CE22F17C6N | User Manual, | qsf | Pinagem do kit DE0-Nano |
| DE2-115 | TERASIC | Cyclone® IV | User Manual | qsf | Interfaces de entrada e saída da DE2-115 | |
| MERCÚRIO IV | MACNICA | Cyclone® IV | EP4CE30F23 | Manual do Usuário | qsf | Pinagem dos dispositivos de entrada e saída do kit MERCURIO IV |
Configuração da USB para programação do FPGA via JTAG
A configuração da interface USB do computador para a programação do FPGA via JTAG é realizada no computador na qual o kit FPGA será conectado. A maioria dos kits atuais já tem a interface USB-Blaster e o procedimento de configuração é o descrito neste Procedimento de configuração da USB para programação do FPGA via JTAG.
Gravação do Circuito Lógico no FPGA
Após escolher o kit a ser usado no projeto, é necessário informar ao Quartus II a família e o dispositivo (device) que será utilizado
- para DE0-Nano {Assignments > Devices > Device family (Family: [Cyclone IV E], Name filter: [EP4CE22F17C6] ) > [OK]}
Defina como alta impedância o estado dos pinos não utilizados no projeto.
- {Assignments > Devices > Device and Pin Options... > Category:Unused Pins > Reserve all unused pins: [As input tri-stated] > [OK]}
- Para ver as pinagens completa das Interfaces de entrada e saída da DE2-115 no Manual.
- Pinagem dos dispositivos de entrada e saída do kit MERCURIO IV Manual - MERCURIO IV.
- pinagem do kit DE0-Nano
- pinagem do kit DSP
- Atribua os pinos conforme a necessidade do projeto
- Ao final da configuração dos pinos, o Pin Planner {Assignments > Pin Planner} deverá mostrar a seguinte pinagem:
- Exemplo de atribuição de pinagem
OK].
- Compile o projeto.
Preparando para gravar o circuito lógico no FPGA
Para gravar o circuito lógico no FPGA, é necessário escolher um FPGA para a aplicação. Neste caso utilizaremos o kit MERCURIO IV.
- Mude a família e dispositivo a ser usado (Assignments > Devices), [Family = Cyclone IV E] e selecione EP4CE30F23C7.
- Utilize o display HEX0 do kit para mostrar a contagem:
- Utilize os leds de LED0 a LED3 (verdes) para mostrar a contagem em binário.
- Utilize a chave KEY0 para gerar o sinal de CLK.
- Atribua os pinos conforme a pinagem do kit MERCURIO IV.
- Ao final da configuração dos pinos, o Pin Planner deverá mostrar a seguinte pinagem:
- Defina como alta impedância o estado dos pinos não utilizados no projeto. (Assignments > Devices), [Device and Pin Options...], escolha a (Category=Unused Pins), e selecione Reserve all unused pins: As input tri-stated. [OK].
- Compile o projeto. Note que agora a numeração dos pinos também aparece no diagrama esquemático.