Predefinição:DiegoMedeiros-SST20707

Informações da disciplina

• Professor: Diego da Silva de Medeiros
• Plano de Ensino 2015-1

Diário de aula

2015-1 - Clicar no "+" para expandir
Aula Data Horas Conteúdo Recursos 1 06/02 2 Apresentação da disciplina 2 10/02 2 Dispositivos lógicos programáveis - PLD 3 13/02 2 Tecnologia de FPGA 4 20/02 2 Projetos em FPGA 5 24/02 2 Sem aula devido a reunião com a reitoria. Resolver exercício 6 27/02 2 Correção do exercício e utilização do Kit DE2-115 7 03/03 2 Introdução ao VHDL e Objetos e atribuições 8 06/03 2 Abordagens TOTAL '

Aulas

Apresentação da disciplina

Roteiro

• Apresentação do professor;
• Apresentação da disciplina (Plano de Ensino);

• Avaliações: Trabalhos e Projeto Final

• Grupo da disciplina: IFSCTeleSST

Atividade

Ler capítulo 18 do Livro do Pedroni

Dispositivos lógicos programáveis - PLD

PLDs em sistemas digitais

Sistema digital: Saída digital definida em função de processamento realizado em entrada digital.

Sistema digital. Fonte: [1]

Os sistemas digitais foram por muito tempo projetados usando a chamada lógica fixa, composta por CIs (circuitos integrados) TTL que implementavam portas lógicas. Em meados de 1970, foram introduzidos os PLDs (Programmable Logic Devices), chips de uso geral cujo hardware pode ser configurado para atender especificações. Com os PLDs, sistemas digitais poderiam ser projetados a partir de CIs genéricos, com funções definidas a partir de configurações armazenadas em memórias. Desta forma, os PLDs possuem as seguintes vantagens sobre sistemas de lógica fixa [2]:

• Redução de custos de projeto, chamados de custos NRE (nonrecurring engineering cost - custo de engenharia não recorrente), com a abolição de desenvolvimentos complexos de placas
• Rapidez de desenvolvimento
• Flexibilidade no desenvolvimento: a adição de funcionalidades é feita por simples mudanças no arquivo de configuração
• Rapidez de produção do CI: por serem padronizados, os PLDs possuem entrega imediata
• Atualização de hardware em tempo real

Uma alternativa de projeto é o uso de microcontroladores, dispositivos programáveis a nível de software. Porém, mesmo nesses casos, os PLDs possuem vantagens [3]:

• PLDs são mais simples de desenvolver, pois alterações no projeto são feitas instantaneamente
• Sistemas com processadores customizados possuem desenvolvimento lento e oneroso
• Sistemas mais genéricos tendem a ter custos menores pela possibilidade de uso em diversas aplicações, facilitando o estoque de itens

Tempo de desenvolvimento entre sistema com microprocessador (ASIC) ou PLD (FPGA). Fonte: [3]

Em função da arquitetura e tecnologia empregada, os PLDs foram classificados em SPLDs (simple PLDs) ou CPLDs (complex PLDs).

SPLDs

São denominados SPLDs os seguintes dispositivos:

PAL - Programmable Array Logic

Um arranjo programável de portas AND seguido por um arranjo fixo de portas OR.

Arquitetura PAL. Fonte: [4]

Essa foi a primeira implementação de PLDs, e se baseia no fato de que qualquer função lógica pode ser reescrita como uma soma de produtos (SOP - sum of products) [4]. Por exemplo, sendo abaixo a tabela verdade da soma aritmética de um bit u de uma posição de um circuito somador, como função de x e y e do carry ci

ci	x	y	u(ci,x,y)
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Sendo as linhas 2, 3, 5 e 8, as que possuem saída 1, podemos escrever u como [5]:

$u(ci,x,y)=(ci',x',y)+(ci',x,y')+(ci,x',y')+(ci,x,y)$

Os PAL tem, porém, como limitação, a implementação apenas em circuitos combinacionais.

PLA - Programmable Logic Array

Muito semelhante aos PALs, os PLA diferenciam-se no fato de que tanto as ligações AND quanto OR são programáveis.

Arquitetura PLA. Fonte: [4]

GAL - Generic Array Logic

Características adicionais com relação aos PALs:

• Célula de saída (chamada de OLMC - output logic macrocell) com flip-flop, porta XOR, multiplexadores
• Inclusão de um sinal de retorno (feedback)
• Utilização de memórias EEPROM na programação do circuito

Um exemplo dessa arquitetura pode ser visto na figura abaixo:

Arquitetura GAL no chip GAL 16V8. Fonte: [4]

CPLDs

Como o próprio nome já adianta, os CPLDs possuem arquitetura muito mais complexa que os SPLDs. De fato, os primeiros CPLDs eram formados pela interconexão programável de vários SPLDs, além de outros avanços. Na figura abaixo, a arquitetura básica de um CPLD:

Arquitetura de CPLDs. Fonte: [4]

FPGAs - Field programmable gate arrays - Arranjo de portas programável em campo

Os FPGAs estendem as capacidades dos CPLDs, sendo diferentes em arquitetura, tecnologia, características embutidas e custo. Por serem voláteis, precisam de uma memória de configuração não volátil para armazenar a programação do hardware. Uma simplificação da arquitetura de FPGAs pode ser vista na figura abaixo. No caso, CLBs (configurable logic blocks) e LABs (logic array blocks) são blocos semelhantes à SPLDs GAL.

Arquitetura de FPGAs Xilinx (a) e Altera (b). Fonte: [4]

Além desses blocos, FPGAs costumam possuir também:

• Blocos RAM: Possibilitam o uso direto de memória, sem a necessidade de projetá-las
• Blocos DSP: Muito utilizados em aplicações de processamento de áudio e vídeo digitais, o bloco DSP implementa operações de soma, multiplicação e variáveis.

Comparação entre dispositivos

Uma comparação entre os dispositivos vistos nesta aula pode ser vista na figura abaixo:

Comparação entre DLPs. Fonte: [6]

onde as características de armazenamento do programa são:

• Fusível e antifusível - Configurado uma única vez
• (E)EPROM - Configurado um número limitado de vezes, mantida com o chip desconectado da alimentação (não volátil)
• SRAM - Configuração realizada cada vez que o sistema é alimantado (volátil)

Referências

[1] Midorikawa, Edson. Projeto de sistemas digitais. Disponível em Link. Acesso em 09/02/2015.

[2] Xilinx. What is Programmable Logic? Disponível em Link. Acesso em 09/02/2015.

[3] Parnell, Karen & Bryner, Roger. Comparing and contrasting FPGA and microprocessor system design and development. Disponível em Link. Acesso em 09/02/2015.

[4] Pedroni, Volnei A. Eletrônica digital moderna e VHDL. Disponível em Link. Acesso em 09/02/2015.

[5] Wikipedia. Canonical normal form. Disponível em Link. Acesso em 09/02/2015.

[6] Matos, Roberto de. Apresentação da disciplina de SST. Disponível em Link.

Tecnologia de FPGA

Os FPGAs são compostos por três tipos de componentes:

• Bloco de entrada e saída (Input/Output Block - IOB): Circuitos responsáveis pela interface de entrada e saída do FPGA. Compostos basicamente de buffers.
• Bloco de configuração lógica (Configurable Logic Block - CLB): Circuitos construídos usando flip-flops e lógica combinacional. Onde são construídas as funções lógicas do sistema.
• Chaves de interconexões: Trilhas configuráveis usadas para conectar os blocos de funções com os blocos de saída. O processo de escolha das interconexões é chamado de roteamento.

Os 3 blocos são interconectados em duas dimensões, otimizando as conexões entre os blocos

Arquitetura simplificada de um FPGA. Fonte: [1]

IOB

São usados para fazer a interface de entrada e saída do FPGA. Consiste em um buffer de entrada e um de saída, ambos com flip-flops, permitindo que saídas com clocks sejam disponibilizadas sem encontrar atrasos significantes e reduzindo a necessidade de manter sinais de entrada por muito tempo.

IOB. Fonte: [2]

• Entrada e saída são concentradas num único pino descrito como Pad.
• Flip-flops realizam a sincronização dos dados, mas caminhos diretos, sem atrasos, são configuráveis
• Entrada do dado pelo flip-flop inferior.
• Saídas não utilizadas necessitam ser mantidas em tri-state.
• Slew rate controla a velocidade de mudança de polaridade. Valores menores reduzem ruídos.

CLB [3]

Contêm a lógica do FPGA, como mostra a simplificação abaixo:

CLB. Fonte: [2] e [3]

Neste bloco:

• Disponíveis 3 elementos configuráveis, dois com 4 entradas (F e G) e um com 3 entradas (H). Estes elementos podem construir qualquer função lógica a partir de suas entradas.
• Com os multiplexadores M1 a M3, é possível combinar os elementos para criar funções de mais de 4 entradas.
• Com os multiplexadores M4 a M7, a saída das funções lógicas podem ser enviadas diretamente para as saídas X e Y ou podem ser capturadas pelos flip-flops F1 e F2.
• Saída dos flip-flops nas saídas XQ e YQ, podendo os pinos serem "desativados" para simplesmente copiar sinais de entrada.
• O clock dos flip-flops pode ser configurado para a borda de subida ou descida.
• Os flip-flops podem também usar sinal de Enable.
• Os multiplexadores superiores permitem escolher a função dos sinais C1 a C4, para a entrada da função H ou outros sinais internos.
• Blocos S/R Control configuram o estado inicial dos flip-flops.

As funções lógicas são implementadas a partir de suas tabelas verdade nos elementos lógicos usando uma memória chamada de Lookup Table (LUT). Com isso, um bloco de configuração lógica também pode ser usado como uma memória, em diferentes configurações dependendo dos multiplexadores. Nesses casos, as entradas F1 a F4 e G1 a G4 fornecem endereços, e as entradas C1 a C4 fornecem os dados e sinais de enable.

Chaves de interconexões

Os CLBs estão imersos numa rede de interconexões configuráveis. As conexões possíveis por cada bloco lógico podem ser vistas na figura abaixo.

Esquema de conexão de cada CLB. Fonte: [3]

Um FPGA com 64 blocos de configuração lógica seriam a repetição dessa figura numa matriz de 8x8

Um FPGA com 64 CLBs. Fonte: [3]

Para fazer a ligação entre CLBs vizinhos, o caminho unidirecional direct pode ser utilizado. Porém, para o roteamento de dados em maiores "distâncias", 3 outros caminhos são disponíveis, dispostos como a figura abaixo:

Caminhos indiretos de interligação num FPGA. Fonte: [4]

Na figura, uma Matriz de Comutação Programável (Programmable Switch Matrix - PSM) pode ser vista, além dos 3 caminhos indiretos:

• Single: ideal para conexão entre CLBs vizinhos, pois é conectado a todos os blocos PSM.
• Double: conectado intercaladamente nos blocos PSM
• Long: não é conectado nos blocos PSM

Os blocos PSM introduzem atraso na propagação do sinal no FPGA. Os 3 caminhos introduzem versatilidade ao balancear atrasos e propagação em longas distâncias.

O bloco PSM efetua a conexão entre pinos seguindo o esquema da figura abaixo. No esquema, os círculos vermelhos são chamados de Elementos de Comutação Programável (Programmable Switch Element - PSE).

Conexão numa PSM. Fonte: [5]

Com isso, várias formas de conexão são possíveis, como exemplifica a figura a seguir:

Exemplo de conexão. Fonte: [4]

Várias tecnologias podem ser usadas para realizar a conexão num PSE:

• Antifusível: Realiza a função oposta de um fusível. Inicia com uma grande resistência, e cria um caminho condutivo ao ser aplicada uma voltagem maior do que um certo limite.

• Ocupam uma pequena área, permitindo um maior número de conexões em estruturas chamadas de Fully Populated
• Aumentam a flexibilidade
• Não podem ser reprogramados

PSM com PSE de antifusíveis. Fonte: [4]

• Transistores de passagem: Transistores controlados por posições de memória realizam a passagem do sinal entre os pinos.

• Ocupam uma grande área no chip, resultando num menor número de conexões
• Menor flexibilidade
• Pode ser reprogramado

PSE com transistor de passagem. Fonte: [4]

O trabalho de roteamento de sinais dentro de um FPGA é realizado por ferramentas de Placement & Routing, que buscam otimizar a propagação de sinais.

Antes e depois de um processo de Placement e routing. Fonte: [6]

NOTA: Os nomes dos blocos disponíveis nesta aula seguem os termos utilizados pela Xilinx, e os blocos referem-se a
      uma família específica, a XC4000E. Para fabricantes diferentes, ou mesmo famílias diferentes, mudanças podem
      ser observadas. Para informações sobre a arquitetura dos FPGAs da Altera, consultar [7].

Tabela comparativa entre FPGAs

A tabela a seguir é um exemplo de dados de fabricantes, no caso, da Xilinx.

Comparação FPGAs. Fonte: [3]

• Max user I/O: Número de entradas e saídas por FPGA. Devido aos diferentes encapsulamentos possíveis, nem todos os pinos de entrada e saída podem estar disponíveis
• Flip-flops: Número total de flip-flops disponíveis, sendo 2 por CLB e 2 por IOB
• Max RAM bits (no logic): Número de bits de RAM disponíveis no caso de todos os CLBs estarem configurados como RAM
• Max gates (no RAM): Número total de portas disponíveis quando nenhum CLB estiver configurado como RAM

Referências

[1] Oskin, Mark. Apresentação sobre FPGAs da disciplina Advanced Digital Design. Disponível em Link. Acesso em 12/02/2015.

[2] Zeidman, bob. All about FPGAs. Disponível em Link. Acesso em 12/02/2015.

[3] Wakerly, John. Digital Design: Principles & practices. Disponível (versão para demonstração) em Link. Acesso em 12/02/2015.

[4] Wang, Haibo. FPGA Programmable Interconnect and I/O Cells. Disponível em Link. Acesso em 13/02/2015.

[5] Wikipedia. Field-programmable gate array. Disponível em Link. Acesso em 13/02/2015.

[6] Wong, William. FPGA Design Suite Generates Global Minimum Layout. Disponível em Link. Acesso em 13/02/2015.

[7] Altera. White Paper: FPGA architecture. Disponível em Link. Acesso em 13/02/2015.

Projetos em FPGA

Altera

A Altera é uma das maiores fabricantes de FPGAs e CPLDs. Há no seu portfólio PLDs dos mais baixo custo até dos mais avançados do mercado. O Quartus II é o software de desenvolvimento de PLDs da Altera.

Dispositivos da Altera. Fonte: [1]

Licença

A licença de uso é dada da seguinte forma:

• Web Edition: de uso livre, com limitações quanto ao número de DLPs disponíveis
• Full Edition - Fixed License: pago, com licença nativa no computador
• Full Edition - Float License: pago, com licença em rede

Edições do Quartus II da Altera. Fonte: [1]

Uma comparação entre as edições Web e Full está disponível em Link.

Para configurar uma licença, acessar Link. A licença Web é gerada em Link. Alguns laboratórios do IFSC possuem computadores com licenças flutuantes, como pode ser visto no Link.

Como obter informações

A Altera preparou uma série de materiais sobre o desenvolvimento usando o Quartus II. Existem cursos on-line e presenciais, pagos e gratuitos:

• A página de cursos pode ser acessada em Link.
• O treinamento completo (muito material!) está disponível em Link.
• Um bom material escrito pode ser acessado em Link.

Quartus II

Abaixo, um roteiro para o reconhecimento do software da Altera:

• Abrir o Quartus II
• Getting Started
• Janelas:

• Project Navigator
• Message Window
• Tool View Window
• Tasks Window

• Custom Tasks Flow

Fluxo de desenvolvimento em PLDs

Fluxo de desenvolvimento em PLDs. Fonte: [1]

• RTL: nível de abstração usado para descrever o circuito, dentre 3:

• Behavioural: mais alto nível de abstração, descreve o comportamento do circuito (entradas e saídas)
• RTL - Register Transfer Level: descrição do Hardware a partir de lógica, indicando como dados são transferidos entre registradores
• Gate Level: usa componentes como portas lógicas, flip-flops e multiplexadores

• Synthesis: processo em que o comportamento de um circuito numa forma abstrata (por exemplo, em RTL) é convertido para uma implementação em termos de portas lógicas.
• Netlist: descreve a conectividade dos terminais para o desenvolvimento do circuito.
• Place & Route - Fitting: otimiza a localização dos elementos e o roteamento dos dados entre eles.

Projeto no Quartus II

Wizard

• Tutorial

• Selecionar como dispositivo o Cyclone IV EP4CE30F23, ou o mais próximo disponível. É esse o modelo que será utilizado nas nossas aulas.

Arquivos [2]

• .QPF - Quartus II Project File: informação da versão do Quartus 2 e da data. Traz as revisões efetuadas no projeto.
• .QDF - Quartus II Defaults File: configurações padrão de todo novo projeto criado
• .QSF - Quartus II Settings File: configurações específicas do projeto, como arquivos, dispositivo escolhido, etc.
• Pasta dB: informação do projeto compilado
• .SDC - Synopsys Design Constraint: restrições temporais do projeto

O Quartus também oferece ferramentas para controle de versão de projetos a partir de arquivos .QAR - Quartus II Compressed Archive File. Disponível no menu Project. Com revisões, é possível fazer testes com outros parâmetros sem perder resultados anteriores.

Formas de desenvolvimento

Ir em File -> New, e selecionar um dos Design Files disponíveis.

Formas de desenvolvimento no Quartus II. Fonte: [1]

Nesta aula, usaremos o desenvolvimento via Esquemático - Block File.

Desenvolvimento via esquemático

Um exemplo de sistema será usado para apresentar a ferramenta. O sistema que será desenvolvido está disponível na figura abaixo:

Sistema a ser desenvolvido. Fonte: [3]

O desenvolvimento é feito a partir dos seguintes passos:

• Criar novo arquivo do tipo Schematic
• Importar portas lógicas
• Importar sinais de entrada e saída

• Atribuir nomes aos pinos

• Conectar os componentes
• Compilar
• Atribuir pinos físicos do FPGA aos pinos do sistema (Pin planner)

• Pinos atribuídos podem ser exportados para futuros desenvolvimentos

• Descrever sinais de entrada (criar arquivo VWF - Vector Waveform File)
• Simular (Tool -> Simulation)

Utilizando o FPGA

O kit DE2-115

O Kit Altera DE2-115 pode ser visto na figura abaixo.

Kit Altera DE2-115. Fonte: [4]

Algumas características do kit:

• FPGA Altera Cyclone IV EP4CE115F29C7
• 2 MB de SRAM
• 64 MB de SDRAM
• 8 MB de Flash
• Interfaces:

• Botões
• Switch
• Leds
• Módulo LCD

Para ligar o kit, seguir os passos:

1. Conectar o cabo USB no computador e no kit na porta USB Blaster. Talvez seja necessário instalar o driver específico para o USB da Altera. Para instalar, consultar Link e Link.
2. Desligar o kit soltando o botão ON/OFF vermelho.
3. Conectar o adaptador 12V.
4. Selecione a posição RUN no switch RUN/PROG (SW19).
5. Ligue o kit pressionando o botão ON/OFF vermelho.

Para mais informações, consultar a página Software e equipamentos recomendados para programação de FPGAs

Exercício 1 - Esquemático

Executar o roteiro disponível em Link. São informações complementares ao roteiro:

• Para atribuir os pinos usando o arquivo .qsf fornecido pela Altera, usar o menu Assignments → Import Assignments.
• Uma outra referência para o processo de programação do FPGA pode ser vista em Link.

Referências

[1] Altera Training Courses. Using the Quartus II Software: An Introduction. Disponível em Link. Acesso em 19/02/2015.

[2] Altera. Quartus II Volume I: Design and Synthesis. Disponível em Link. Acesso em 19/02/2015.

[3] Altera. Quartus II Introduction Using Schematic Designs. Disponível em Link. Acesso em 27/02/2015.

[4] Altera. DE2-115 User Manual. Disponível em Link.

Introdução ao VHDL

VHDL vem de VHSIC (Very High Speed Integrated Circuito) Hardware Description Language. É a linguagem padrão IEEE para a descrição de hardware na indústria.

• Características:

• Linguagem de descrição de hardware, não de programação
• Maior parte da linguagem não é Case Sensitive
• Expressões são terminadas com ponto-e-vírgula
• É Space Insensitive
• Comentários feitos com um "--" no início da linha. Não há comentários em bloco

Unidades do código VHDL

O código VHDL é inicialmente dividido em 3 seções:

PACKAGE
ENTITY
ARCHITECTURE

PACKAGE

Declara as bibliotecas utilizadas no sistema. Usa o formato:

LIBRARY nome1, nome2;
USE nome1.pack_name1.object;
USE nome2.pack_name2.ALL;

Duas LIBRARYs disponibilizadas automaticamente:

• STD: tipos básicos de dados:

• BIT: dois valores ('0' e '1')
• BIT_VECTOR: deve indicar a ordem dos bits

SIGNAL s1 : BIT_VECTOR (3 DOWNTO 0);
SIGNAL s2 : BIT_VECTOR (0 TO 3);

• BOOLEAN: dois valores (False, true)
• INTEGER: Valores positivos e negativos em decimal

SIGNAL s3 : INTEGER;                  -- Número de 32 bits
SIGNAL s4 : INTEGER RANGE 0 TO 255    -- Número de 8 bits

• NATURAL: Inteiro sem sinal
• CHARACTER: ASCII
• STRING: Array de ASCII
• TIME: Valores com unidades de tempo (ps, ms, min, hr)
• REAL: Número de ponto flutuante de precisão dupla

• WORK: indica onde estão armazenados os arquivos do projeto

Um pacote frequentemente incluído é STD_LOGIC_1164, da LIBRARY IEEE, que define os tipos:

• STD_LOGIC: bit com 3-state (Z) e "não importa" (-)
• STD_ULOGIC: tipo lógico com 9 valores Link

A declaração do pacote IEEE ficaria assim:

LIBRARY ieee
USE ieee.std_logic_1164.all;

ENTITY

define a visão externa do modelo (símbolo). Usa o formato:

ENTITY <entity_name> IS
	GENERIC
	PORT
END ENTITY <entity_name>

onde:

• PORT: descreve entradas e saídas

PORT (
	nome1, nome2 : <mode> <type>;
	nome3, nome4 : <mode> <type>
);

• <mode>:

• in (input): sinais de entrada - São apenas lidos
• out (output): sinais de saída - São apenas escritos
• inout (bidirecional): podem ser lidos e escritos

• <type>: tipo do dado

• GENERIC: passa informações globais (constantes) ao modelo

GENERIC (
	nome1, nome2 : <type> (:= <initial value>);
	nome2, nome4 : <type> (:= <initial value>)
);

• <type>: tipo do dado
• <initial value>: opcional

ARCHITECTURE

Define a função do modelo (esquemático). Segue o formato:

ARCHITECTURE <identifier> OF <entity_identifier> IS
	<declaration>
BEGIN
	<body>
END ARCHITECTURE <identifier>

onde:

• <entity_identifier>: nome da ENTITY a qual pertence a ARCHITECTURE
• <identifier>: nome da ARCHITECTURE, que deve ser único dentre as ARCHITECTUREs da ENTITY
• <declaration>: identificadores locais usados na ARCHITECTURE que não são PORTs nem GENERICs. Devem ser declarados antes de usados.
• <body>: corpo da ARCHITECTURE

Nomes para identificadores

Os identificadores das entidades, arquiteturas e portas devem ser compactos e informativos. Abaixo, exemplos de nomes bons e ruins.

Exemplos de nomes de identificadores. Fonte: [4]

Desenvolvimento via VHDL

Um exemplo de sistema será usado para apresentar o Quartus II e o VHDL. O sistema que será desenvolvido está disponível na figura abaixo:

Sistema a ser desenvolvido. Fonte: [2]

O desenvolvimento é feito a partir dos seguintes passos:

• Criar novo arquivo do tipo VHDL File
• Escrever o código

• Templates podem ser usados (Edit -> Insert Template)

Código VHDL

• Compilar
• Atribuir pinos físicos do FPGA aos pinos do sistema (Pin planner)

• Pinos atribuídos podem ser exportados para futuros desenvolvimentos

• Descrever sinais de entrada (criar arquivo VWF - Vector Waveform File)
• Simular (Tool -> Simulation)

Concorrência do código

Os código VHDL tem uma característica importante que é a concorrência. Assim, todas as instruções tem a mesma procedência, diferentemente das linguagens de programação. O exemplo abaixo demonstra isso:

Multiplexador com buffer de 3 estados. Fonte: [3].

A solução do problema pode ser vista abaixo:

Solução do exercício.

Erros clássicos

Em desenvolvimento com VHDL, são comuns os seguintes erros [3]:

1. Tipos de dados diferentes (um lado é BIT e outro é BOOLEAN)
2. Tamanhos não são iguais
3. Valor ou representação inválido (BIT não aceita valor 'Z', vetor de bits requer aspas duplas)
4. Indexação incorreta (ordem)
5. Operador de atribuição incorreto (para sinais é "<="; para variáveis e constantes é ":="

Tarefa

Ler os capítulos 1, 2 e 3 do livro [4], resolvendo os exercícios do capítulo 3.

Referências

[1] Altera Training Courses. VHDL Basics. Disponível em Link. Acesso em 27/02/2015.

[2] Altera. Quartus II Introduction Using VHDL Designs. Disponível em Link. Acesso em 27/02/2015.

[3] Pedroni, Volnei A. Eletrônica Digital Moderna e VHDL. Rio de Janeiro: Elsevier, 2010.

[4] Mealy, B. Tappero, F. Free Range VHDL. Free Range factory. Disponível em Link. Acesso em 27/02/2015.

Objetos e atribuições

Objetos

Há quatro tipos de objetos em VHDL: CONSTANT, SIGNAL, VARIABLE e FILE. Vamos ver agora os dois primeiros [1].

CONSTANT

É uma forma de atribuir um valor constante a um nome. Não pode então ser alterada durante a execução. É utilizada para melhorar:

• Legibilidade
• Flexibilidade

A declaração segue o formato:

CONSTANT <nome> : <tipo> := <valor>;

O escopo é definido pela localização da sua declaração:

• GENERIC: Global
• ARCHITECTURE: Local

Código com CONSTANTs declaradas.

SIGNAL

Representa a interconexão entre blocos. É declarada da seguinte forma:

SIGNAL <nome> : <tipo>;

Um valor inicial é opcionalmente passado ao objeto, da seguinte forma:

SIGNAL <nome> : <tipo> := <valor_inicial>;

Código com um SIGNAL declarado.

Bit e múltiplos bits

Na atribuição de valores binários, há diferenças de declaração entre um único bit ou múltiplos bits:

• Um único bit: aspas simples:

x <= '1';

• Múltiplos bits: aspas duplas:

x <= "10101010";

Indexação

É possível atribuir valores à membros específicos de um barramento (vetor). Abaixo, alguns exemplos ilustrativos:

x(3)          <= '0';
x(0)          <= '1';
x(7 DOWNTO 4) <= "1010";

É possível ainda usar vírgulas e os operadores OTHERS e => para fazer atribuições específicas [2]:

• Nominal:

x <= (7 => '0', 5 => '0', OTHERS => '1');

• Posicional:

x <= ('0', '1', '0', OTHERS => '1');

Bases numéricas

É possível atribuir à barramentos valores em bases numéricas diferentes. Para isso, o seguinte formato pode ser usado:

y <= [<tamanho>][<preenchimento>]<base>"<valor>";

• <valor>: valor a ser atribuído
• <base>: b (binário), x (hexadecimal) ou o (octal)
• <tamanho>: número de sinais atribuídos (opcional)
• <preenchimento>: caso o número de sinais atribuídos (<tamanho>) seja maior que o número de sinais gerados no <valor>, os demais sinais são preenchidos com 1's (s) ou 0's (u)

Atribuições simultâneas

Uma das maiores diferenças de VHDL para linguagens de programação de software é que as atribuições do código VHDL são simultâneas. De fato, todas as atribuições dentro de uma arquitetura representam processos implícitos que executam em paralelo. Quando um sinal de entrada do processo é alterado, o novo valor é imediatamente atribuído à variável.

São três os tipos de atribuições simultâneas no VHDL:

Simples

São da forma:

<nome> <= <expressão>;

No exemplo abaixo, há dois processos implícitos, cujas atribuições de sinais são feitas simultaneamente:

x1 <= a1 OR b1;
x2 <= a2 AND b2;

Condicional

São da forma:

<nome> <= <valor> WHEN <condição_1> ELSE
          <valor> WHEN <condição_2> ELSE
                     .
                     .
                     .
          <valor> WHEN <condição_3> ELSE
          <valor>;

O exemplo abaixo representa dois multiplexadores (A e B) em série, onde:

• Sinal sel_A seleciona a saída do multiplexador A, entre x e y, que é conectada na entrada do multiplexador B
• Sinal sel_B seleciona a saída do multiplexador B ('saida'), entre a saída do A e z

saida <= z WHEN sel_B = '1' ELSE
         y WHEN sel_A = '1' ELSE
         x;

De certa forma, o operador condicional é semelhante ao operador if em linguagens de programação de software.

De seleção

São da forma:

WITH <expressão> SELECT
    <nome> <= <valor> WHEN <condição_1>,
              <valor> WHEN <condição_2>,
                         .
                         .
                         .
              <valor> WHEN OTHERS;

No exemplo abaixo, um multiplexador de 4 entradas (a, b, c, d) e uma seleção de 2 elementos sel é desenvolvido:

WITH sel SELECT
   y <= a  WHEN "00",
        b  WHEN "01",
        c  WHEN "10",
        d  WHEN "11",
       '0' WHEN OTHERS;

Operadores

Abaixo, um resumo dos operadores utilizados nas expressões:

Lógicos

• NOT
• AND
• NAND
• OR
• NOR
• XOR
• XNOR

Aritméticos

• Adição: +
• Subtração: -
• Multiplicação: *
• Divisão: /
• Exponenciação: **
• Valor absoluto: ABS

Comparação

• Igual: =
• Diferente: /=
• Maior: >
• Menor: <
• Maior igual: >=
• Menor igual: <=

Concatenação

Para concatenar valores, usa-se o operador &:

x <= '1' & "0001";         -- x <= "10001"

Desta forma, a ordem das atribuições dentro de uma arquitetura não importa!.

Exercícios

Resolver os seguintes exemplos do livro [3]:

• Exemplo 2: pg 36

Exemplo 2. Fonte: [3].

Exemplo 2 usando sinais intermediários. Fonte: [3].

• Exemplo 3: pg 39

Exemplo 3. Fonte: [3].

• Exemplo 4: pg 40

Exemplo 4. Fonte: [3].

Exemplo 4 com elementos separados. Fonte: [3].

• Exemplo 5: pg 42

Exemplo 5. Fonte: [3].

• Exemplo 6: pg 43

Exemplo 6. Fonte: [3].

• Exemplo 7: pg 44

Exemplo 7. Fonte: [3].

• Exemplo 8: pg 46

Exemplo 8. Fonte: [3].

Resolver os exercícios do capítulo 4 do livro [3].

Referências

[1] Altera Training Courses. VHDL Basics. Disponível em Link. Acesso em 27/02/2015.

[2] Pedroni, Volnei A. Eletrônica Digital Moderna e VHDL. Rio de Janeiro: Elsevier, 2010.

[3] Mealy, B. Tappero, F. Free Range VHDL. Free Range factory. Disponível em Link. Acesso em 27/02/2015.

Abordagens

Há 3 tipos de abordagens para escrever arquiteturas em VHDL: Data-flow, Behavioral e Structural.

Data-flow (fluxo de dados)

Especifica o circuito como uma representação do fluxo de dados através do circuito. São informadas as relações entre as entradas que geram as saídas do modelo, ou como o dado de entrada "flui" até a saída, a partir das operações descritas. As atribuições simples, condicional e de seleção fazem parte da abordagem Data-flow.

Vantagens:

• Dá uma visão do fluxo dos sinais no circuito diretamente do código
• Indica como o sistema será implementado no FPGA

Desvantagens:

• Se torna difícil de ser utilizado à medida que os circuitos ficam mais complexos

Behavioral (comportamental)

Não traz detalhes de como o sistema será quando sintetizado. Modela como as saídas do sistema irão reagir às entradas do sistema, e os detalhes de implementação são deixados para a ferramenta de sintetização.

Enquanto a abordagem Data-flow descreve como o circuito deve ser, a abordagem behavioral descreve o seu comportamento. Assim, a abordagem comportamental é considerada de um nível de abstração maior.

Process

É o coração da abordagem behavioral, pois seu corpo possui instruções sequenciais. Possui a forma:

<label>: process (<sinal1>,<sinal2>) is
	<declaração>
begin
	<instruções sequenciais>
end process <label>

onde:

• <label>: rótulo do processo. É opcional mas recomendado para melhorar a legibilidade do código
• <sinal1>,<sinal2>: lista de sinais que compõem a lista de sensibilidade, parte fundamental da estrutura process (mais detalhes abaixo)
• <declaração>: declaração de variáveis com escopo local ao process
• <instruções sequenciais>: corpo da estrutura, onde a lógica é descrita

O objeto VARIABLE

Dentro de processos o objeto VARIABLE pode ser utilizado. Sua declaração é igual à declaração de objetos SIGNAL, mas há uma diferença na hora de atribuir valores. Enquanto objetos SIGNAL usam o operador "<=", objetos VARIABLE usam ":=".

Lista de sensibilidade

Temos abaixo duas formas diferentes de descrever a mesma função, uma operação de XOR entre as portas de entrada A e B.

XOR com Data-flow. Fonte: [1].

XOR com Behavioral. Fonte: [1].

Na abordagem Data-flow, a cada vez que um sinal (A ou B) é alterado, a expressão é avaliada e o sinal do lado esquerdo do operador de atribuição (F) é atualizado. Na abordagem Behavioral, para o corpo da função ser executado, é necessário que haja alteração num dos sinais presentes da lista de sensibilidade. É importante ter em mente no entanto que embora seja composta por instruções sequenciais, a estrutura process é executada simultaneamente com instruções Data-flow dentro da mesma arquitetura.

Execução sequencial

As instruções no corpo de um process são sintetizadas de forma a serem executadas sequencialmente, como numa programação de software comum. Abaixo, serão demonstrados os 3 tipos de instruções sequenciais do VHDL.

Instrução de atribuição de sinal

São as instruções vistas nas aulas anteriores, com o operador de atribuição "<=".

Instrução de teste

É a versão sequencial para a atribuição condicional vista anteriormente. Segue a forma:

if (<condição>) then
	<instruções>;
elsif (<condição>) then
	<instruções>;
else
	<instruções>;
end if;

Considerações:

• Os parênteses são opcionais
• Instruções de teste podem ser aninhadas para obter testes mais complexos
• A instrução pode ser escrita em uma única linha se isso melhorar a legibilidade

Uso do IF - Exemplo 9, pg 58. Fonte: [1].

Instrução de seleção

Versão sequencial para a atribuição de seleção vista anteriormente. Segue a forma:

case (<expressão>) is
	when <resultado> =>
		<instruções>;
	when <resultado> =>
		<instruções>;
	when others =>
		<instruções>;
end case

Considerações:

• Os parênteses são opcionais
• Somente um conjunto de instruções é executado
• A instrução pode ser escrita em uma única linha se isso melhorar a legibilidade

Uso do CASE - Exemplo 12, pg 64. Fonte: [1].

Referências

[1] Mealy, B. Tappero, F. Free Range VHDL. Free Range factory. Disponível em Link. Acesso em 27/02/2015.

Referências

Sites

• FPGA 4 Fun

Livros, artigos, apostilas

• Brown - An overview of technology, architecture and CAD tools for programmable logic devices