Contribuições do(a) usuário(a)
Ir para navegação
Ir para pesquisar
- 14h54min de 29 de outubro de 2020 dif his -1 MIC29004-2020-1 →Aula 03/02/2019: Correções e Prática atual
- 00h17min de 27 de agosto de 2020 dif his +35 Setup Ferramentas AVR para Assembly atual
- 00h15min de 27 de agosto de 2020 dif his -44 Setup Ferramentas AVR para Assembly
- 15h51min de 7 de abril de 2020 dif his +28 PJI29006-2020-1 →Página dos Grupos atual
- 15h35min de 7 de abril de 2020 dif his +26 PJI29006-2020-1 →Aula 07/04/2019: Definição do Projeto
- 15h34min de 7 de abril de 2020 dif his +517 PJI29006-2020-1 →Aula 07/04/2019: Definição do Projeto
- 15h29min de 7 de abril de 2020 dif his +11 PJI29006-2020-1 →Aula 07/04/2019: Definição do Projeto
- 15h28min de 7 de abril de 2020 dif his +960 PJI29006-2020-1 →Aula 03/03/2019: Seminários e Especificação do Projeto
- 12h54min de 12 de março de 2020 dif his +110 MIC29004-2020-1 →Aula 05/02/2019: Introdução à Arquitetura e Organização de Computadores
- 11h20min de 11 de março de 2020 dif his +104 DLP29007-2020-1 →Aula 03/03/2020 – Síntese do VHDL (cont.) atual
- 15h07min de 5 de março de 2020 dif his +36 MIC29004-2020-1 →Aula 05/02/2019: Introdução à Arquitetura e Organização de Computadores
- 15h04min de 5 de março de 2020 dif his +632 MIC29004-2020-1 →Aula 03/02/2019: Introdução à Arquitetura de Computadores
- 22h30min de 4 de março de 2020 dif his -6 PJI29006-2020-1 →Atividade (Próxima Aula):
- 23h16min de 3 de março de 2020 dif his +3 PJI29006-2020-1
- 23h15min de 3 de março de 2020 dif his +1 981 PJI29006-2020-1
- 22h50min de 3 de março de 2020 dif his -29 STE-EngTel (página) Limpou toda a página atual Etiqueta: anulando
- 22h29min de 2 de março de 2020 dif his 0 DLP29007-2020-1 →Aula 02/03/2020 – Síntese do VHDL (cont.)
- 22h15min de 2 de março de 2020 dif his +551 DLP29007-2020-1 →Aula 18/02/2020 – Síntese do VHDL
- 22h05min de 2 de março de 2020 dif his -108 DLP29007-2020-1 →Aula 18/02/2020 – Síntese do VHDL
- 21h10min de 2 de março de 2020 dif his 0 MIC29004-2020-1 →Aula 27/02/2019: Introdução à Arquitetura de Computadores
- 21h10min de 2 de março de 2020 dif his +342 MIC29004-2020-1 →Aula 27/02/2019: Introdução à Arquitetura de Computadores
- 21h08min de 2 de março de 2020 dif his +487 MIC29004-2020-1 →Aula 27/02/2019: Introdução à Memória (cont.)
- 20h19min de 2 de março de 2020 dif his +146 MIC29004-2020-1 →Aula 27/02/2019: Associação de Memória
- 20h15min de 2 de março de 2020 dif his -8 MIC29004-2020-1 →Aula 27/02/2019: Introdução à Memória (cont.)
- 19h13min de 2 de março de 2020 dif his +110 MIC29004-2020-1 →Aula 27/02/2019: Introdução à Memória (cont.)
- 19h12min de 2 de março de 2020 dif his -8 MIC29004-2020-1 →Microprocessadores: Diário de Aula 2020-1
- 16h34min de 27 de fevereiro de 2020 dif his -25 MIC29004-lista1 →Memória atual
- 16h33min de 27 de fevereiro de 2020 dif his +47 MIC29004-lista1 →Memória
- 15h45min de 27 de fevereiro de 2020 dif his +458 MIC29004-2020-1 →Aula 20/02/2019: Revisão e Introdução à Memória (cont.)
- 10h32min de 21 de fevereiro de 2020 dif his +2 MIC29004-2020-1 →Exemplo de Caminho de Dados Rudimentar
- 15h48min de 20 de fevereiro de 2020 dif his +104 MIC29004-2020-1 →Aula 20/02/2019: Revisão e Introdução à Memória (cont.)
- 15h47min de 20 de fevereiro de 2020 dif his +387 MIC29004-2020-1 →Aula 18/02/2019: Revisão e Introdução à Memória (cont.)
- 15h08min de 18 de fevereiro de 2020 dif his +141 MIC29004-2020-1 →Aula 18/02/2019: Revisão e Introdução à Memória (cont.)
- 13h57min de 18 de fevereiro de 2020 dif his +105 MIC29004-2020-1 →Exemplo de Caminho de Dados Rudimentar
- 13h30min de 18 de fevereiro de 2020 dif his +787 MIC29004-2020-1
- 09h11min de 18 de fevereiro de 2020 dif his +108 DLP29007-2020-1 →Aula 18/02/2020 – Síntese do VHDL
- 07h10min de 18 de fevereiro de 2020 dif his +217 DLP29007-2020-1 →Aula 18/02/2020 – Síntese do VHDL
- 07h02min de 18 de fevereiro de 2020 dif his 0 DLP29007-2020-1 →Aula 16/08/2019 – Síntese do VHDL
- 07h02min de 18 de fevereiro de 2020 dif his +626 DLP29007-2020-1
- 12h51min de 14 de fevereiro de 2020 dif his +306 MIC29004-2020-1 →Aula 13/02/2019: Introdução à Memória
- 15h47min de 13 de fevereiro de 2020 dif his 0 MIC29004-2020-1 →Aula 11/02/2019: Introdução à Memória
- 15h23min de 13 de fevereiro de 2020 dif his +1 745 MIC29004-2020-1
- 21h46min de 11 de fevereiro de 2020 dif his +69 PJI29006-2020-1
- 16h47min de 11 de fevereiro de 2020 dif his +46 PJI29006-2020-1 →Aula 11/02/2019: Apresentação da Disciplina
- 16h41min de 11 de fevereiro de 2020 dif his -8 PJI29006-2020-1
- 11h09min de 11 de fevereiro de 2020 dif his +6 PJI29006-2020-1
- 11h06min de 11 de fevereiro de 2020 dif his +218 PJI29006-2020-1
- 11h03min de 11 de fevereiro de 2020 dif his +2 385 N PJI29006-2020-1 Criou página com '=Dados da Disciplina= *'''Tutores:''' Roberto de Matos *'''Encontros:''' 3 13:30h no Laboratório de Redes *Informações da disciplina *PJI2-EngTel (Pl...'
- 22h53min de 10 de fevereiro de 2020 dif his 0 Cronograma de atividades (MIC-EngTel) atual
- 22h53min de 10 de fevereiro de 2020 dif his -114 Cronograma de atividades (MIC-EngTel)
- 22h34min de 10 de fevereiro de 2020 dif his -7 MIC-EngTel (Plano de Ensino)
- 22h32min de 10 de fevereiro de 2020 dif his +2 MIC-EngTel (Plano de Ensino)
- 22h30min de 10 de fevereiro de 2020 dif his -92 MIC-EngTel (Plano de Ensino)
- 21h47min de 10 de fevereiro de 2020 dif his -10 MIC-EngTel (Plano de Ensino)
- 18h28min de 10 de fevereiro de 2020 dif his +3 024 Cronograma de atividades (MIC-EngTel)
- 17h27min de 10 de fevereiro de 2020 dif his +12 MIC29004-2020-1
- 17h26min de 10 de fevereiro de 2020 dif his +622 N MIC29004-2020-1 Criou página com '= Microprocessadores: Diário de Aula 2020-1= *'''Professor:''' Roberto de Matos *'''Encontros:''' 3ª feira às 13:30 e 4ª feira às 15:40h *'''Local:''' Laboratório d...'
- 17h24min de 10 de fevereiro de 2020 dif his +22 DLP29007-2020-1
- 16h49min de 10 de fevereiro de 2020 dif his -748 DLP2-EngTel (Plano de Ensino)
- 13h10min de 10 de fevereiro de 2020 dif his 0 MIC-EngTel (página) Alvo de redirecionamento alterado de MIC29004-2019-2 para MIC29004-2020-1 Etiqueta: Alvo de redirecionamento alterado
- 13h10min de 10 de fevereiro de 2020 dif his 0 PJI2-EngTel (página) Alvo de redirecionamento alterado de PJI29006-2019-1 para PJI29006-2020-1 Etiqueta: Alvo de redirecionamento alterado
- 13h09min de 10 de fevereiro de 2020 dif his 0 DLP2-EngTel (página) Alvo de redirecionamento alterado de DLP29007-2019-2 para DLP29007-2020-1 Etiqueta: Alvo de redirecionamento alterado
- 13h08min de 10 de fevereiro de 2020 dif his -1 DLP29007-2020-1
- 13h07min de 10 de fevereiro de 2020 dif his -7 DLP29007-2020-1
- 13h07min de 10 de fevereiro de 2020 dif his +47 DLP29007-2020-1
- 11h42min de 10 de fevereiro de 2020 dif his +8 DLP29007-2020-1
- 11h40min de 10 de fevereiro de 2020 dif his +1 604 N DLP29007-2020-1 Criou página com '= Dispositivos Lógicos Programáveis 2: Diário de Aula 2020-1= *'''Professor:''' Roberto de Matos *'''Encontros:''' 3ª às 7:30h e 4ª Calendário_semana_ÍMPAR_e_PA...'
- 11h22min de 10 de fevereiro de 2020 dif his +61 Roberto de Matos
- 07h38min de 9 de dezembro de 2019 dif his +1 370 STE29008-2019-2 →(20/11/2018) – Apresentação da modelagem
- 14h54min de 2 de dezembro de 2019 dif his -138 DLP29007-2019-2 →A3 - Nios II e DE2-115
- 14h53min de 2 de dezembro de 2019 dif his +266 DLP29007-2019-2 →A3 - Nios II e DE2-115
- 10h41min de 30 de novembro de 2019 dif his +45 DLP29007-2019-2 →A3 - Nios II e DE2-115
- 10h40min de 30 de novembro de 2019 dif his +23 DLP29007-2019-2 →A3 - Nios II e DE2-115
- 10h40min de 30 de novembro de 2019 dif his +96 DLP29007-2019-2 →Aula 29/11/2019 – Modificando o Sistema e A3
- 16h43min de 29 de novembro de 2019 dif his +282 DLP29007-2019-2 →A3 - Nios II e DE2-115
- 15h25min de 29 de novembro de 2019 dif his +624 DLP29007-2019-2 →Aula 22/11/2019 – Modificando o sistema
- 11h24min de 26 de novembro de 2019 dif his +228 MIC29004-2019-2 →Homework atual
- 11h22min de 26 de novembro de 2019 dif his +87 MIC29004-2019-2 →Aula 26/11/2019: Dúvidas para Prova
- 10h01min de 26 de novembro de 2019 dif his +303 MIC29004-2019-2 →Aula 19/11/2019: Interrupção
- 09h27min de 19 de novembro de 2019 dif his +7 MIC29004-2019-2 →Aula 19/11/2019: Interrupção
- 09h27min de 19 de novembro de 2019 dif his -33 MIC29004-2019-2 →Aula 19/11/2019: Interrupção
- 09h25min de 19 de novembro de 2019 dif his -1 256 MIC29004-2019-2 →Aula 18/11/2019: Correção Avaliação e Interrupção
- 07h05min de 19 de novembro de 2019 dif his -45 DLP29007-2019-2 →Aula 18/11/2019 – Exercício 1 (cont.)
- 07h05min de 19 de novembro de 2019 dif his +84 DLP29007-2019-2 →Aula 08/11/2019 – Modificando o sistema
- 07h04min de 19 de novembro de 2019 dif his +45 DLP29007-2019-2 →Aula 18/11/2019 – Modificando o sistema
- 15h39min de 18 de novembro de 2019 dif his +209 DLP29007-2019-2 →Aula 08/11/2019 – Modificando o sistema
- 15h35min de 18 de novembro de 2019 dif his +548 DLP29007-2019-2 →Aula 08/11/2019 – Modificando o sistema
- 15h20min de 18 de novembro de 2019 dif his +141 DLP29007-2019-2 →Aula 08/11/2019 – Modificando o sistema
- 11h03min de 18 de novembro de 2019 dif his +2 506 MIC29004-2019-2 →Aula 18/11/2019: Correção Avaliação e Interrupção
- 07h47min de 18 de novembro de 2019 dif his +11 STE29008-2019-2 →(11/11/2018) – Atividade A5: Apresentação
- 07h45min de 18 de novembro de 2019 dif his +79 STE29008-2019-2 →(11/11/2018) – Atividade A5: Apresentação
- 07h41min de 18 de novembro de 2019 dif his +31 STE29008-2019-2 →(20/11/2018) – Apresentação da modelagem
- 07h38min de 18 de novembro de 2019 dif his +223 STE29008-2019-2 →(11/11/2018) – Atividade A5: Apresentação
- 07h02min de 18 de novembro de 2019 dif his -8 MIC29004-2019-2 →Aula 18/11/2019: Correção Avaliação e Interrupção Externa
- 23h52min de 17 de novembro de 2019 dif his +850 MIC29004-2019-2 →Aula 21/10/2019: Finalizar Subrotinas e GPIO (cont.)
- 07h41min de 11 de novembro de 2019 dif his +286 STE29008-2019-2 →(11/11/2018) – Atividade A5: Apresentação
- 07h30min de 11 de novembro de 2019 dif his +499 STE29008-2019-2 →(06/11/2018) – Atividade A4: Checkpoint Final
- 12h53min de 8 de novembro de 2019 dif his 0 DLP29007-2019-2 →Aula 08/11/2019 – Modificando o sistema
- 12h52min de 8 de novembro de 2019 dif his +588 DLP29007-2019-2 →Aula 01/11/2019 – Introdução ao NIOS II (cont.)
- 09h54min de 5 de novembro de 2019 dif his +6 MIC29004-2019-2 →Homework
- 10h36min de 4 de novembro de 2019 dif his +82 MIC29004-2019-2 →Aula 21/10/2019: Finalizar Subrotinas e GPIO (cont.)
- 10h47min de 3 de novembro de 2019 dif his +118 MIC29004-2019-2 →Aula 21/10/2019: Finalizar Subrotinas e GPIO
- 15h52min de 1 de novembro de 2019 dif his +1 588 DLP29007-2019-2 →Aula 29/10/2019 – AULA EXTRA: Introdução ao NIOS II
- 19h01min de 30 de outubro de 2019 dif his +1 351 STE29008-2019-2 →(30/10/2018) – Atividade A4: Checkpoint
- 19h00min de 30 de outubro de 2019 dif his +699 STE29008-2019-2 →(23/10/2018) – Atividade A4: Checkpoint
- 15h39min de 29 de outubro de 2019 dif his +463 DLP29007-2019-2 →Aula 27/09/2019 – Desenvolvimento A2
- 15h36min de 29 de outubro de 2019 dif his +9 Laboratórios com Altera NIOS2 →Roteiro Básico atual
- 12h31min de 25 de outubro de 2019 dif his +18 Laboratórios com Altera NIOS2 →Desenvolvimento de software para o Nios II
- 12h29min de 25 de outubro de 2019 dif his -33 Laboratórios com Altera NIOS2 →Roteiro Básico
- 12h27min de 25 de outubro de 2019 dif his -1 Laboratórios com Altera NIOS2
- 12h13min de 25 de outubro de 2019 dif his -1 Laboratórios com Altera NIOS2 →Modificação 3: Integração de componente externo com FIFOs
- 10h39min de 22 de outubro de 2019 dif his +107 MIC29004-2019-2 →Aula 21/10/2019: Finalizar Subrotinas e GPIO (cont.)
- 10h22min de 22 de outubro de 2019 dif his -1 MIC29004-2019-2 →Aula 21/10/2019: Finalizar Subrotinas e GPIO (cont.)
- 09h48min de 22 de outubro de 2019 dif his +217 MIC29004-2019-2
- 11h28min de 21 de outubro de 2019 dif his +91 MIC29004-2019-2 →Aula 21/10/2019: Finalizar Subrotinas e GPIO
- 23h42min de 20 de outubro de 2019 dif his +819 MIC29004-2019-2
- 23h36min de 20 de outubro de 2019 dif his +4 MIC29004-2019-2 →Aula 21/10/2019: Finalizar Subrotinas e GPIO
- 23h36min de 20 de outubro de 2019 dif his +83 MIC29004-2019-2 →Aula 21/10/2019: Finalizar Subrotinas e GPIO
- 23h25min de 20 de outubro de 2019 dif his +1 266 MIC29004-2019-2 →Aula 15/10/2019: Assembler, Pilha e Subrotinas
- 13h56min de 18 de outubro de 2019 dif his -1 MIC29004-2019-2
- 11h05min de 18 de outubro de 2019 dif his +6 MIC29004-2019-2 →Aula 15/10/2019: Assembler, Pilha e Subrotinas
- 11h04min de 18 de outubro de 2019 dif his +215 MIC29004-2019-2 →Aula 08/10/2019: Instruções Aritmética e desvio (cont.)
- 17h19min de 17 de outubro de 2019 dif his +9 STE29008-2019-2
- 15h36min de 7 de outubro de 2019 dif his +43 MIC29004-2019-2 →Homework
- 13h58min de 7 de outubro de 2019 dif his 0 MIC29004-2019-2 →Aula 01/10/2019: Modos de Endereçamento (cont.)
- 00h10min de 7 de outubro de 2019 dif his 0 STE29008-2019-2 →(02/10/2018) – Correção A3 e Interrupção
- 00h08min de 7 de outubro de 2019 dif his +968 STE29008-2019-2 →(30/09/2018) – Timer e Timeouts (cont.)
- 18h07min de 1 de outubro de 2019 dif his +86 STE29008-2019-2 →Sistemas Embarcados: Diário de Aula 2019-2
- 22h24min de 30 de setembro de 2019 dif his +899 MIC29004-2019-2 →Aula 30/09/2019: Modos de Endereçamento
- 08h02min de 30 de setembro de 2019 dif his +562 STE29008-2019-2 →(30/09/2018) – Timer e Timeouts (cont.)
- 01h23min de 30 de setembro de 2019 dif his +96 STE29008-2019-2 →(24/09/2018) – Timer e Timeouts
- 01h20min de 30 de setembro de 2019 dif his +404 MIC29004-2019-2 →Aula 23/09/2019: Arquitetura do AVR (cont.)
- 14h22min de 27 de setembro de 2019 dif his +87 DLP29007-2019-2 →Aula 20/09/2019 – Apresentação A2
- 13h58min de 27 de setembro de 2019 dif his +89 DLP29007-2019-2 →Dispositivos Lógicos Programáveis 2: Diário de Aula 2019-2
- 10h45min de 25 de setembro de 2019 dif his +2 Setup Ferramentas AVR para Assembly
- 10h44min de 25 de setembro de 2019 dif his +881 N Setup Ferramentas AVR para Assembly Criou página com '* Baixar e instalar os seguintes arquivos para o SO desejado: ** IDE: [https://www.microchip.com/development-tools/pic-and-dspic-downloads-archive MPLAB X v5.20] (v5.20 é a util...'
- 08h21min de 25 de setembro de 2019 dif his +17 STE29008-2019-2 →(24/09/2018) – Timer e Timeouts
- 08h19min de 25 de setembro de 2019 dif his +623 STE29008-2019-2 →(24/09/2018) – Timer e Timeouts
- 17h51min de 24 de setembro de 2019 dif his +184 Simular Assembly do AVR no MPLAB IDE
- 17h47min de 24 de setembro de 2019 dif his +1 Simular Assembly do AVR no MPLAB IDE
- 17h44min de 24 de setembro de 2019 dif his +255 Simular Assembly do AVR no MPLAB IDE
- 17h34min de 24 de setembro de 2019 dif his +631 N Simular Assembly do AVR no MPLAB IDE Criou página com '#File -> New Project #Selecionar em "Categories = Microchip Embedded" e em "Projects: Standalon Project". Clique em "Next". #Digite em "Device" "ATmega328P". Clique em "Next". #S...'
- 17h25min de 24 de setembro de 2019 dif his -17 MIC29004-2019-2 →Aula 23/09/2019: Arquitetura do AVR (cont.)
- 17h25min de 24 de setembro de 2019 dif his +16 MIC29004-2019-2 →Aula 23/09/2019: Arquitetura do AVR (cont.)
- 17h23min de 24 de setembro de 2019 dif his +187 MIC29004-2019-2 →Aula 23/09/2019: Arquitetura do AVR (cont.)
- 16h19min de 24 de setembro de 2019 dif his +454 MIC29004-2019-2 →Aula 23/09/2019: Arquitetura do AVR
- 09h54min de 23 de setembro de 2019 dif his -12 MIC29004-2019-2 →Homework
- 09h47min de 23 de setembro de 2019 dif his -38 MIC29004-2019-2 →Aula 23/09/2019: Arquitetura do AVR
- 09h15min de 23 de setembro de 2019 dif his +173 STE29008-2019-2 →(23/09/2018) – Timer e Timeouts
- 08h19min de 23 de setembro de 2019 dif his 0 STE29008-2019-2 →(16/09/2019) – Classe UART com interrupção
- 07h25min de 23 de setembro de 2019 dif his +470 STE29008-2019-2 →(16/09/2019) – Classe UART com interrupção
- 09h44min de 22 de setembro de 2019 dif his +578 MIC29004-2019-2 →Aula 17/09/2019: Introdução aos Microcontroladores
- 16h05min de 20 de setembro de 2019 dif his 0 DLP29007-2019-2 →Aula 20/09/2019 – Apresentação A2
- 15h54min de 20 de setembro de 2019 dif his +2 DLP29007-2019-2 →Aula 20/09/2019 – Apresentação A2
- 15h49min de 20 de setembro de 2019 dif his 0 DLP29007-2019-2 →Aula 09/10/2019 – Máquinas de Estado
- 15h49min de 20 de setembro de 2019 dif his -1 DLP29007-2019-2 →Aula 13/10/2019 – Máquinas de Estado (cont.)
- 15h49min de 20 de setembro de 2019 dif his 0 DLP29007-2019-2 →Aula 20/10/2019 – Apresentação A2
- 15h48min de 20 de setembro de 2019 dif his +1 181 DLP29007-2019-2 →Aula 13/10/2019 – Máquinas de Estado (cont.)
- 09h21min de 18 de setembro de 2019 dif his +81 STE29008-2019-2 →(16/09/2019) – Classe UART com interrupção
- 08h34min de 18 de setembro de 2019 dif his +84 STE29008-2019-2 →(16/09/2019) – Classe UART com interrupção
- 07h40min de 18 de setembro de 2019 dif his +16 STE29008-2019-2 →(16/09/2019) – Classe UART
- 07h46min de 17 de setembro de 2019 dif his -12 MIC29004-2019-2 →Aula 16/09/2019: Apresentação Trabalho BIP II
- 07h38min de 17 de setembro de 2019 dif his +624 MIC29004-2019-2 →Aula 17/09/2019: Introdução aos Microcontroladores
- 07h25min de 17 de setembro de 2019 dif his +411 MIC29004-2019-2 →Aula 17/09/2019: Introdução aos Microcontroladores
- 22h01min de 16 de setembro de 2019 dif his +658 MIC29004-2019-2 →Aula 10/09/2019: Correção da Prova e Trabalho BIP II
- 08h20min de 16 de setembro de 2019 dif his +311 STE29008-2019-2 →Bloqueante
- 23h26min de 15 de setembro de 2019 dif his -1 STE29008-2019-2 →09/10/2019 – Classe GPIO
- 23h26min de 15 de setembro de 2019 dif his -1 STE29008-2019-2 →10/10/2019 – Classe GPIO (cont.)
- 23h26min de 15 de setembro de 2019 dif his 0 STE29008-2019-2 →(12/04/2019) – Classe UART
- 23h25min de 15 de setembro de 2019 dif his +1 286 STE29008-2019-2 →10/10/2019 – Classe GPIO (cont.)
- 13h54min de 13 de setembro de 2019 dif his +223 m DLP29007-2019-2 →Aula 13/10/2019 – Máquinas de Estado (cont.)
- 13h54min de 13 de setembro de 2019 dif his -7 DLP29007-2019-2 →Aula 13/10/2019 – Máquinas de Estado (cont.)
- 09h45min de 11 de setembro de 2019 dif his +15 STE29008-2019-2 →10/10/2019 – Classe GPIO (cont.)
- 09h45min de 11 de setembro de 2019 dif his +1 687 STE29008-2019-2 →10/10/2019 – Classe GPIO (cont.)
- 21h43min de 10 de setembro de 2019 dif his +158 STE29008-2019-2 →09/10/2019 – Classe GPIO
- 17h32min de 9 de setembro de 2019 dif his +2 DLP29007-2019-2 →Aula 09/10/2019 – Máquinas de Estado
- 15h52min de 9 de setembro de 2019 dif his 0 DLP29007-2019-2 →Aula 02/09/2019 – Eficiência de Circuitos Sequenciais (cont.)
- 15h08min de 9 de setembro de 2019 dif his -2 DLP29007-2019-2 →Aula 02/09/2019 – Eficiência de Circuitos Sequenciais (cont.)
- 15h08min de 9 de setembro de 2019 dif his +150 DLP29007-2019-2 →Aula 02/09/2019 – Eficiência de Circuitos Sequenciais (cont.)
- 14h55min de 9 de setembro de 2019 dif his +1 DLP29007-2019-2 →Aula 02/09/2019 – Eficiência de Circuitos Sequenciais (cont.)
- 14h55min de 9 de setembro de 2019 dif his +430 DLP29007-2019-2
- 14h50min de 9 de setembro de 2019 dif his +298 DLP29007-2019-2 →Aula 30/08/2019 – Eficiência de Circuitos Sequenciais (cont.)
- 13h32min de 9 de setembro de 2019 dif his +301 STE29008-2019-2 →09/10/2019 – Classe GPIO
- 09h10min de 9 de setembro de 2019 dif his +62 STE29008-2019-2 →09/10/2019 – Classe GPIO
- 07h29min de 9 de setembro de 2019 dif his +1 STE29008-2019-2 →09/10/2019 – Classe GPIO
- 22h29min de 8 de setembro de 2019 dif his +869 STE29008-2019-2 →04/09/2019 – Interrupção
- 21h46min de 8 de setembro de 2019 dif his -1 STE29008-2019-1 →(12/04/2019) – Classe UART Bloqueante atual
- 16h12min de 8 de setembro de 2019 dif his -3 MIC29004-lista1 →Arquitetura e Organização
- 17h48min de 6 de setembro de 2019 dif his +7 DLP29007-2019-2 →Aula 30/08/2019 – Eficiência de Circuitos Sequenciais
- 16h39min de 6 de setembro de 2019 dif his +120 DLP29007-2019-2 →Aula 30/08/2019 – Eficiência de Circuitos Sequenciais
- 15h49min de 6 de setembro de 2019 dif his +130 DLP29007-2019-2 →Aula 30/08/2019 – Eficiência de Circuitos Sequenciais (cont.)
- 14h46min de 6 de setembro de 2019 dif his +71 DLP29007-2019-2 →Aula 30/08/2019 – Eficiência de Circuitos Sequenciais
- 07h46min de 4 de setembro de 2019 dif his +116 STE29008-2019-2 →04/09/2019 – Interrupção
- 07h43min de 4 de setembro de 2019 dif his +578 STE29008-2019-2 →02/09/2019 – Usando C++ ADC
- 10h07min de 3 de setembro de 2019 dif his +9 MIC29004-2019-2 →Aula 02/09/2019: Organização do BIP II
- 09h50min de 3 de setembro de 2019 dif his -1 MIC29004-2019-2 →Aula 02/09/2019: Organização do BIP II
- 09h49min de 3 de setembro de 2019 dif his +86 MIC29004-2019-2 →Aula 02/09/2019: Organização do BIP II
- 11h24min de 2 de setembro de 2019 dif his +25 MIC29004-2019-2 →Aula 02/09/2019: Organização do BIP II
- 10h10min de 2 de setembro de 2019 dif his 0 MIC29004-2019-2 →Aula 02/09/2019: Organização do BIP II
- 10h08min de 2 de setembro de 2019 dif his -2 MIC29004-2019-2 →Aula 02/09/2019: Organização do BIP II
- 10h08min de 2 de setembro de 2019 dif his +135 MIC29004-2019-2 →Aula 02/09/2019: Organização do BIP II
- 19h41min de 1 de setembro de 2019 dif his +121 DLP29007-2019-2 →Aula 30/08/2019 – Eficiência de Circuitos Sequenciais
- 19h02min de 1 de setembro de 2019 dif his 0 STE29008-2019-2
- 19h01min de 1 de setembro de 2019 dif his +738 STE29008-2019-2 →25/08/2019 – Usando C++ (cont.)
- 18h54min de 1 de setembro de 2019 dif his +283 MIC29004-2019-2
- 19h58min de 30 de agosto de 2019 dif his +58 DLP29007-2019-2
- 19h57min de 30 de agosto de 2019 dif his -2 586 DLP29007-2019-2
- 17h17min de 30 de agosto de 2019 dif his -44 DLP29007-2019-2 →Aula 30/08/2019 – Eficiência de Circuitos Sequenciais
- 17h15min de 30 de agosto de 2019 dif his +1 602 DLP29007-2019-2 →Aula 26/08/2019 – Eficiência de Circuitos Combinacionais
- 10h27min de 27 de agosto de 2019 dif his +176 Experimento BIP I atual
- 09h26min de 27 de agosto de 2019 dif his +9 Experimento BIP I
- 19h06min de 26 de agosto de 2019 dif his 0 Experimento BIP I
- 17h22min de 26 de agosto de 2019 dif his +1 431 DLP29007-2019-2 →Aula 26/08/2019 – Eficiência de Circuitos Combinacionais
- 16h15min de 26 de agosto de 2019 dif his +2 DLP29007-2019-2 →Aula 23/08/2019 – Eficiência de Circuitos Combinacionais
- 11h41min de 26 de agosto de 2019 dif his +218 Experimento BIP I
- 07h38min de 26 de agosto de 2019 dif his +6 STE29008-2019-2 →Prática
- 07h38min de 26 de agosto de 2019 dif his +142 STE29008-2019-2 →25/08/2019 – Usando C++ (cont.)
- 10h59min de 25 de agosto de 2019 dif his 0 DLP29007-2019-2 →Aula 26/08/2019 – Eficiência de Circuitos Combinacionais
- 10h59min de 25 de agosto de 2019 dif his -1 DLP29007-2019-2 →Aula 23/08/2019 – Eficiência de Circuitos Combinacionais
- 10h59min de 25 de agosto de 2019 dif his +103 DLP29007-2019-2 →Aula 23/08/2019 – Eficiência de Circuitos Combinacionais
- 10h55min de 25 de agosto de 2019 dif his +651 STE29008-2019-2 →21/08/2019 – Usando C++
- 10h44min de 25 de agosto de 2019 dif his +95 MIC29004-2019-2
- 09h45min de 25 de agosto de 2019 dif his +2 MIC29004-2019-2 →Aula 10/09/2019: Arquitetura Microcontrolador AVR
- 09h43min de 25 de agosto de 2019 dif his +55 MIC29004-2019-2
- 09h42min de 25 de agosto de 2019 dif his +276 MIC29004-2019-2
- 09h38min de 25 de agosto de 2019 dif his -20 MIC29004-2019-2 →Aula 02/09/2019: Apresentação Trabalho BIP II e Dúvidas Lista
- 09h38min de 25 de agosto de 2019 dif his 0 MIC29004-2019-2 →Aula 26/08/2019: Decodificador BIP e BIP II
- 09h35min de 25 de agosto de 2019 dif his +1 MIC29004-2019-2 →Aula 02/09/2019: Apresentação Trabalho BIP II e Dúvidas Lista
- 09h35min de 25 de agosto de 2019 dif his +66 MIC29004-2019-2 →Aula 02/09/2019: Apresentação Trabalho BIP II e Dúvidas Lista
- 09h34min de 25 de agosto de 2019 dif his +33 MIC29004-2019-2 →Aula 26/08/2019: Decodificador BIP e BIP II
- 09h34min de 25 de agosto de 2019 dif his +235 Experimento BIP I
- 09h30min de 25 de agosto de 2019 dif his -4 Experimento BIP I
- 09h30min de 25 de agosto de 2019 dif his +453 Experimento BIP I
- 09h18min de 25 de agosto de 2019 dif his +6 Experimento BIP I
- 09h13min de 25 de agosto de 2019 dif his +527 N Experimento BIP I Criou página com ';Roteiro 1.Baixar e descomptar em um diretório os arquivos abaixo *[http://tele.sj.ifsc.edu.br/~roberto.matos/mic/proteus/bip-v1.zip BIP - Proteus] *[http://tele.sj.ifsc.edu.br...'
- 15h59min de 23 de agosto de 2019 dif his +397 DLP29007-2019-2 →Aula 16/08/2019 – Síntese do VHDL
- 09h33min de 21 de agosto de 2019 dif his +11 STE29008-2019-2 →Prática
- 07h26min de 21 de agosto de 2019 dif his -10 STE29008-2019-2 →Desenvolvimento:
- 17h31min de 20 de agosto de 2019 dif his -1 STE29008-2019-2 →GCC, avr-libc
- 17h29min de 20 de agosto de 2019 dif his +6 STE29008-2019-2 →Desenvolvimento:
- 17h29min de 20 de agosto de 2019 dif his -2 STE29008-2019-2 →Desenvolvimento:
- 17h29min de 20 de agosto de 2019 dif his -1 STE29008-2019-2 →Desenvolvimento:
- 17h28min de 20 de agosto de 2019 dif his +11 STE29008-2019-2 →Desenvolvimento:
- 17h27min de 20 de agosto de 2019 dif his +199 STE29008-2019-2 →21/08/2019 – Usando C++
- 17h22min de 20 de agosto de 2019 dif his -324 STE29008-2019-2 →Desenvolvimento:
- 17h09min de 20 de agosto de 2019 dif his +4 STE29008-2019-2 →Mudança de nível de abstração
- 17h09min de 20 de agosto de 2019 dif his -60 STE29008-2019-2 →Mudança de nível de abstração
- 17h03min de 20 de agosto de 2019 dif his +3 259 STE29008-2019-2 →14/08/2019 – Projeto 1: Sensor de Temperatura - Arduino (cont.)
- 15h09min de 20 de agosto de 2019 dif his -74 STE29008-2019-2 →14/08/2019 – Projeto 1: Sensor de Temperatura - Arduino (cont.)
- 15h06min de 20 de agosto de 2019 dif his +2 STE29008-2019-2 →14/08/2019 – Projeto 1: Sensor de Temperatura - Arduino (cont.)
- 14h36min de 20 de agosto de 2019 dif his +72 STE29008-2019-2 →14/08/2019 – Projeto 1: Sensor de Temperatura - Arduino (cont.)
- 11h43min de 20 de agosto de 2019 dif his +277 MIC29004-2019-2 →Aula 26/08/2019: Decodificador BIP e BIP II
- 11h40min de 20 de agosto de 2019 dif his +331 MIC29004-2019-2 →Aula 26/08/2019: Decodificador BIP
- 11h34min de 20 de agosto de 2019 dif his +208 MIC29004-2019-2 →Aula 19/08/2019: Organização do BIP
- 10h47min de 20 de agosto de 2019 dif his +62 MIC29004-2019-2 →Aula 19/08/2019: Organização do BIP
- 09h45min de 20 de agosto de 2019 dif his +119 MIC29004-2019-2 →Aula 19/08/2019: Introdução à Arquitetura e Organização de Computadores (cont.)
- 09h47min de 19 de agosto de 2019 dif his +649 MIC29004-2019-2 →Aula 13/08/2019: Introdução à Arquitetura e Organização de Computadores
- 16h39min de 16 de agosto de 2019 dif his +281 DLP29007-2019-2
- 15h51min de 16 de agosto de 2019 dif his -29 DLP29007-2019-2 →Aula 16/08/2019 – Síntese do VHDL
- 15h48min de 16 de agosto de 2019 dif his -451 DLP29007-2019-2
- 15h45min de 16 de agosto de 2019 dif his +932 DLP29007-2019-2 →Aula 02/08/2019 – Complexidade e Projeto de Sistemas Digitais
- 15h39min de 16 de agosto de 2019 dif his 0 DLP29007-2019-2 →Aula 19/07/2019 – Complexidade e Projeto de Sistemas Digitais
- 15h39min de 16 de agosto de 2019 dif his 0 DLP29007-2019-2 →Aula 19/07/2019 – Apresentação
- 07h45min de 14 de agosto de 2019 dif his 0 STE29008-2019-2 →11/08/2019 – Projeto 1: Sensor de Temperatura - Arduino
- 07h44min de 14 de agosto de 2019 dif his -1 STE29008-2019-2 →22/02/2019 – Projeto 1: Sensor de Temperatura - Arduino
- 07h44min de 14 de agosto de 2019 dif his -1 STE29008-2019-2 →22/02/2019 – Experimento UART
- 07h44min de 14 de agosto de 2019 dif his -1 STE29008-2019-2 →04/08/2019 – GPIO
- 07h43min de 14 de agosto de 2019 dif his 0 STE29008-2019-2 →22/02/2019 – Projeto 1: Sensor de Temperatura - Arduino (cont.)
- 07h43min de 14 de agosto de 2019 dif his +152 STE29008-2019-2 →22/02/2019 – Projeto 1: Sensor de Temperatura - Arduino
- 11h24min de 12 de agosto de 2019 dif his +86 MIC29004-2019-2
- 10h46min de 12 de agosto de 2019 dif his 0 STE-EngTel (página) Redirecionando para STE29008-2019-2
- 10h45min de 12 de agosto de 2019 dif his +40 DLP2-EngTel (página) Redirecionando para DLP29007-2019-2
- 10h43min de 12 de agosto de 2019 dif his 0 MIC-EngTel (página) Redirecionando para MIC29004-2019-2
- 07h50min de 12 de agosto de 2019 dif his +80 STE29008-2019-2 →22/02/2019 – Projeto 1: Sensor de Temperatura - Arduino
- 07h46min de 12 de agosto de 2019 dif his +83 STE29008-2019-2 →22/02/2019 – Projeto 1: Sensor de Temperatura - Arduino
- 07h00min de 12 de agosto de 2019 dif his +2 MIC29004-2019-2 →Aula 04/08/2019: Introdução à Arquitetura e Organização de Computadores
- 07h00min de 12 de agosto de 2019 dif his +7 MIC29004-2019-2 →Aula 04/08/2019: Introdução à Arquitetura e Organização de Computadores
- 07h00min de 12 de agosto de 2019 dif his +18 MIC29004-2019-2 →Aula 04/08/2019: Introdução à Arquitetura e Organização de Computadores
- 07h00min de 12 de agosto de 2019 dif his -1 MIC29004-2019-2 →Listas de Exercício
- 06h59min de 12 de agosto de 2019 dif his +53 MIC29004-2019-2 →Listas de Exercício
- 06h59min de 12 de agosto de 2019 dif his +614 MIC29004-2019-2 →Aula 04/08/2019: Laboratório de Memória - Introdução
- 06h44min de 12 de agosto de 2019 dif his +80 STE29008-2019-2 →22/02/2019 – Projeto 1: Sensor de Temperatura - Arduino
- 06h40min de 12 de agosto de 2019 dif his +71 STE29008-2019-2 →22/02/2019 – Projeto 1: Sensor de Temperatura - Arduino
- 06h39min de 12 de agosto de 2019 dif his +2 203 STE29008-2019-2 →22/02/2019 – Experimento UART
- 16h10min de 9 de agosto de 2019 dif his +451 DLP29007-2019-2 →Aula 19/07/2019 – Complexidade e Projeto de Sistemas Digitais
- 07h22min de 7 de agosto de 2019 dif his +324 STE29008-2019-2 →04/08/2019 – GPIO
- 10h21min de 6 de agosto de 2019 dif his +28 MIC29004-2019-2 →Aula 04/08/2019: Laboratório de Memória - Introdução
- 10h19min de 6 de agosto de 2019 dif his +77 MIC29004-2019-2 →Aula 04/08/2019: Laboratório de Memória - Introdução
- 11h17min de 5 de agosto de 2019 dif his +97 MIC29004-lista1 →Memória
- 11h07min de 5 de agosto de 2019 dif his -44 MIC29004-2019-2 →Aula 04/08/2019: Laboratório de Memória - Introdução
- 09h19min de 5 de agosto de 2019 dif his +185 STE29008-2019-2 →04/08/2019 – GPIO
- 07h14min de 5 de agosto de 2019 dif his +220 STE-EngTel (Plano de Ensino) atual
- 22h20min de 4 de agosto de 2019 dif his +1 530 MIC29004-2019-2 →Aula 30/07/2019: Introdução sobre Memória
- 21h53min de 4 de agosto de 2019 dif his +79 STE29008-2019-2 →31/07/2019 – Introdução
- 17h10min de 2 de agosto de 2019 dif his +72 DLP29007-2019-2 →Aula 19/07/2019 – Complexidade e Projeto de Sistemas Digitais
- 12h13min de 2 de agosto de 2019 dif his -7 DLP29007-2019-2 →Aula 19/07/2019 – Complexidade e Projeto de Sistemas Digitais
- 12h11min de 2 de agosto de 2019 dif his +592 DLP29007-2019-2
- 22h28min de 30 de julho de 2019 dif his +1 STE29008-2019-2
- 22h28min de 30 de julho de 2019 dif his +168 STE29008-2019-2 →31/07/2019 – Introdução
- 09h45min de 30 de julho de 2019 dif his +90 MIC29004-2019-2 →Aula 30/07/2019: Introdução sobre Memória
- 09h12min de 30 de julho de 2019 dif his +1 573 MIC29004-2019-2 →Aula 29/07/2019: Apresentação
- 09h11min de 30 de julho de 2019 dif his +73 MIC29004-2019-2 →Material
- 09h10min de 30 de julho de 2019 dif his +62 MIC29004-2019-1 →Aula 14/02/2019: Introdução sobre Memória atual
- 15h48min de 29 de julho de 2019 dif his 0 Roberto de Matos →2019-1
- 15h12min de 29 de julho de 2019 dif his +4 DLP29007-2019-2 →Materiais de Aula
- 14h45min de 29 de julho de 2019 dif his -1 DLP29007-2019-2 →Materiais de Aula
- 14h40min de 29 de julho de 2019 dif his -51 MIC-EngTel (Plano de Ensino)
- 14h39min de 29 de julho de 2019 dif his +1 090 N DLP29007-2019-2 Criou página com '= Dispositivos Lógicos Programáveis 2: Diário de Aula 2019-2= *'''Professor:''' Roberto de Matos *'''Encontros:''' 2ª (a cada 15 dias) e 6ª às 15:40h *'''Local:''' La...'
- 07h14min de 29 de julho de 2019 dif his -4 STE29008-2019-2
- 07h13min de 29 de julho de 2019 dif his +4 STE29008-2019-2
- 07h13min de 29 de julho de 2019 dif his +271 STE29008-2019-2 →29/07/2019 – Apresentação
- 00h40min de 29 de julho de 2019 dif his -1 STE29008-2019-2 →Sistemas Embarcados: Diário de Aula 2019-2
- 00h39min de 29 de julho de 2019 dif his +23 STE29008-2019-2
- 00h39min de 29 de julho de 2019 dif his 0 STE29008-2019-2 →26/07/2019 – Apresentação
- 00h38min de 29 de julho de 2019 dif his +494 N STE29008-2019-2 Criou página com '= Sistemas Embarcados = *'''Professor:''' Roberto de Matos *'''Encontros:''' 2ª e 4ª às 07:30h *'''Atendimento Paralelo:''' 4ª às 10h e 14h (1h cada) *[[STE-EngTel_(Pl...'
- 00h38min de 29 de julho de 2019 dif his +57 MIC29004-2019-2
- 00h27min de 29 de julho de 2019 dif his +139 MIC29004-2019-2
- 00h26min de 29 de julho de 2019 dif his +821 N MIC29004-2019-2 Criou página com '= Microprocessadores: Diário de Aula 2019-2= *'''Professor:''' Roberto de Matos *'''Encontros:''' 2ª e 3ª feira às 9:40h * [[MIC-EngTel_(Plano_de_Ensino) |Plano de Ensin...'
- 00h25min de 29 de julho de 2019 dif his -2 Cronograma de atividades (MIC-EngTel)
- 00h23min de 29 de julho de 2019 dif his +2 829 Cronograma de atividades (MIC-EngTel)
- 00h06min de 29 de julho de 2019 dif his 0 Roberto de Matos →Atendimento paralelo
- 00h06min de 29 de julho de 2019 dif his +223 Roberto de Matos →2019-1
- 00h02min de 29 de julho de 2019 dif his +5 DLP2-EngTel (Plano de Ensino) →DLP2 - DISPOSITIVOS LÓGICOS PROGRAMÁVEIS II
- 23h59min de 28 de julho de 2019 dif his -1 DLP2-EngTel (Plano de Ensino) →DLP2 - DISPOSITIVOS LÓGICOS PROGRAMÁVEIS II
- 23h59min de 28 de julho de 2019 dif his 0 DLP2-EngTel (Plano de Ensino) →DLP2 - DISPOSITIVOS LÓGICOS PROGRAMÁVEIS II
- 23h58min de 28 de julho de 2019 dif his +102 DLP2-EngTel (Plano de Ensino)
- 23h07min de 28 de julho de 2019 dif his +64 MIC-EngTel (Plano de Ensino)
- 23h06min de 28 de julho de 2019 dif his +25 MIC-EngTel (Plano de Ensino)
- 02h43min de 12 de julho de 2019 dif his +90 DLP29007-2019-1 →Dispositivos Lógicos Programáveis 2 atual
- 00h48min de 12 de julho de 2019 dif his +7 STE29008-2019-1 →Sistemas Embarcados
- 00h48min de 12 de julho de 2019 dif his +78 STE29008-2019-1 →Sistemas Embarcados
- 08h47min de 27 de junho de 2019 dif his -3 117 MIC29004-lista2-avr atual
- 02h45min de 27 de junho de 2019 dif his +3 838 MIC29004-lista2-avr →Programação Assembly
- 02h15min de 27 de junho de 2019 dif his +18 MIC29004-lista2-avr →Programação Assembly
- 02h11min de 27 de junho de 2019 dif his +73 MIC29004-2019-1 →Listas de Exercício
- 02h11min de 27 de junho de 2019 dif his +25 MIC29004-2019-1 →Aula 26/06/2010: Lista de Exercícios
- 02h10min de 27 de junho de 2019 dif his +144 MIC29004-2019-1 →Aula 26/06/2010: Implementação em Assembly
- 02h10min de 27 de junho de 2019 dif his +1 MIC29004-2019-1 →Aula 26/06/2010: Implementação em Assembly
- 02h09min de 27 de junho de 2019 dif his -1 MIC29004-2019-1 →Aula 26/06/2010: Lista de Exercícios =
- 02h09min de 27 de junho de 2019 dif his -1 MIC29004-2019-1 →Aula 26/06/2010: Implementação em Assembly =
- 02h09min de 27 de junho de 2019 dif his +92 MIC29004-2019-1 →Aula 26/06/2010: Implementação em Assembly =
- 02h08min de 27 de junho de 2019 dif his +99 MIC29004-2019-1 →Aula 13/06/2019: Exercícios Interrupção
- 02h07min de 27 de junho de 2019 dif his +170 MIC29004-lista2-avr
- 02h04min de 27 de junho de 2019 dif his -4 MIC29004-lista2-avr
- 02h04min de 27 de junho de 2019 dif his +5 557 N MIC29004-lista2-avr Criou página com '=Conceitos Gerais Microcontroladores= #O que é "power on reset"? Para que server? #Qual a diferença entre microcontrolador e microprocessador? #Explique a diferença da arquite...'
- 09h28min de 17 de junho de 2019 dif his +1 242 DLP29007-2019-1 →Aula 10/06/2019 – Máquinas de Estado
- 23h40min de 15 de junho de 2019 dif his +2 Roberto de Matos →Orientações
- 23h39min de 15 de junho de 2019 dif his +1 Roberto de Matos →Orientações
- 23h39min de 15 de junho de 2019 dif his +8 Roberto de Matos →Textos para alunos
- 23h39min de 15 de junho de 2019 dif his +176 Roberto de Matos →Orientações
- 14h37min de 13 de junho de 2019 dif his +766 MIC29004-2019-1 →Aula 05/06/2019: Portas de Entrada e Saída
- 10h48min de 10 de junho de 2019 dif his +10 DLP29007-2019-1 →Aula 10/06/2019 – Máquinas de Estado
- 10h48min de 10 de junho de 2019 dif his +19 DLP29007-2019-1 →Aula 27/05/2019 – Máquinas de Estado
- 10h45min de 10 de junho de 2019 dif his -9 DLP29007-2019-1 →Aula 27/05/2019 – Máquinas de Estado
- 09h28min de 10 de junho de 2019 dif his +343 DLP29007-2019-1 →Aula 27/05/2019 – Máquinas de Estado
- 02h28min de 6 de junho de 2019 dif his +6 MIC29004-2019-1 →Aula 05/06/2019: Portas de Entrada e Saída
- 02h25min de 6 de junho de 2019 dif his -1 MIC29004-2019-1 →Aula 05/06/2019: Portas de Entrada e Saída
- 02h22min de 6 de junho de 2019 dif his 0 MIC29004-2019-1 →Aula 05/06/2019: Portas de Entrada e Saída
- 15h02min de 5 de junho de 2019 dif his +52 MIC29004-2019-1 →Aula 05/06/2019: Portas de Entrada e Saída
- 15h02min de 5 de junho de 2019 dif his +217 MIC29004-2019-1 →Aula 05/06/2019: Portas de Entrada e Saída
- 14h59min de 5 de junho de 2019 dif his +207 MIC29004-2019-1 →Aula 05/06/2019: Portas de Entrada e Saída
- 14h41min de 5 de junho de 2019 dif his -11 MIC29004-2019-1 →Aula 05/06/2019: Portas de Entrada e Saída
- 14h40min de 5 de junho de 2019 dif his +39 MIC29004-2019-1 →Aula 05/06/2019: Portas de Entrada e Saída
- 16h54min de 31 de maio de 2019 dif his +1 PJI29006-2019-1 →Grupo 3 (Suyan e Yara)
- 16h53min de 31 de maio de 2019 dif his +1 708 PJI29006-2019-1 →Aula 20/05/2019: Acompanhamento
- 16h13min de 30 de maio de 2019 dif his -4 MIC29004-2019-1 →Aula 30/05/2019: Instruções de Movimentação de dados
- 16h13min de 30 de maio de 2019 dif his +228 MIC29004-2019-1 →Aula 29/05/2019: Instruções de Movimentação de dados
- 15h39min de 29 de maio de 2019 dif his +147 MIC29004-2019-1 →Aula 23/05/2019: Apresentação do Seminário
- 13h50min de 29 de maio de 2019 dif his +1 STE29008-2019-1 →Aula 29/05/2019: Implementação A3 e PF
- 13h50min de 29 de maio de 2019 dif his +104 STE29008-2019-1 →Aula 24/05/2019: Implementação A3 e PF
- 13h49min de 29 de maio de 2019 dif his +1 919 STE29008-2019-1 →Aula 24/05/2019: Implementação A3 e PF
- 15h35min de 28 de maio de 2019 dif his +121 MIC29004-2019-1 →Aula 22/05/2019: Apresentação do Seminário
- 09h49min de 27 de maio de 2019 dif his +231 DLP29007-2019-1 →Aula 27/05/2019 – Máquinas de Estado
- 22h55min de 26 de maio de 2019 dif his +79 DLP29007-2019-1 →Aula 20/05/2019 – Prática Circuitos Sequencias
- 23h26min de 25 de maio de 2019 dif his +39 STE29008-2019-1 →Aula 22/05/2019: Projeto Final e A3
- 20h16min de 24 de maio de 2019 dif his -1 090 STE29008-2019-1 →Aula 24/05/2019: Implementação A3 e PF
- 20h10min de 24 de maio de 2019 dif his +1 090 STE29008-2019-1 →Aula 24/05/2019: Implementação A3 e PF
- 16h34min de 24 de maio de 2019 dif his +2 PJI29006-2019-1 →Grupo 2 (Adonis, Daniel)
- 16h34min de 24 de maio de 2019 dif his +2 253 PJI29006-2019-1 →Aula 13/05/2019: Acompanhamento
- 16h06min de 24 de maio de 2019 dif his +47 STE29008-2019-1 →Aula 22/05/2019: Projeto Final e A3
- 16h06min de 24 de maio de 2019 dif his -47 MIC29004-2019-1 →Aula 24/05/2019: Implementação A3 e PF
- 16h06min de 24 de maio de 2019 dif his +47 MIC29004-2019-1 →Aula 23/05/2019: Apresentação do Seminário
- 15h40min de 23 de maio de 2019 dif his +955 MIC29004-2019-1 →Aula 16/05/2019: Preparação Seminários e CISC x RISC
- 12h57min de 22 de maio de 2019 dif his +1 605 STE29008-2019-1 →Aula 17/05/2019: Apoio A3 (cont.)
- 11h15min de 20 de maio de 2019 dif his 0 DLP29007-2019-1 →Aula 20/05/2019 – Prática Circuitos Sequencias
- 11h03min de 20 de maio de 2019 dif his +1 100 DLP29007-2019-1 →Aula 20/05/2019 – Prática Circuitos Sequencias
- 09h57min de 20 de maio de 2019 dif his +29 DLP29007-2019-1 →Aula 20/05/2019 –
- 09h56min de 20 de maio de 2019 dif his +238 DLP29007-2019-1 →Aula 10/05/2019 – Prática Circuitos Sequencias
- 17h18min de 17 de maio de 2019 dif his +55 STE29008-2019-1 →(10/05/2018) – Apoio nas implementações
- 17h17min de 17 de maio de 2019 dif his -104 STE29008-2018-2 →(17/12/2018) – Apresentação Projeto Final atual
- 17h17min de 17 de maio de 2019 dif his +53 STE29008-2018-2 →(17/12/2018) – Apresentação Projeto Final
- 17h21min de 16 de maio de 2019 dif his +37 MIC29004-2019-1 →Aula 16/05/2019: Preparação Seminários e CISC x RISC
- 16h43min de 16 de maio de 2019 dif his +136 MIC29004-2019-1 →Aula 16/05/2019: Preparação Seminários e CISC x RISC
- 15h08min de 16 de maio de 2019 dif his +781 MIC29004-2019-1 →Aula 02/05/2019: Apresentação dos Trabalhos
- 14h30min de 13 de maio de 2019 dif his 0 PJI29006-2019-1 →Grupo 3 (Suyan e Yara)
- 14h29min de 13 de maio de 2019 dif his +1 353 PJI29006-2019-1 →Aula 06/05/2019: Acompanhamento
- 02h51min de 12 de maio de 2019 dif his +2 DLP29007-2019-1 →Aula 10/05/2019 – Prática Circuitos Sequencias
- 08h42min de 10 de maio de 2019 dif his +64 DLP29007-2019-1
- 08h39min de 10 de maio de 2019 dif his +136 DLP29007-2019-1 →Aula 06/05/2019 – Prática Circuitos Sequencias
- 13h38min de 8 de maio de 2019 dif his +1 048 STE29008-2019-1 →(08/05/2018) – Apoio nas implementações
- 14h59min de 6 de maio de 2019 dif his +2 271 PJI29006-2019-1 →Aula 29/04/2019: Acompanhamento
- 09h59min de 6 de maio de 2019 dif his +2 DLP29007-2019-1 →Aula 22/04/2019 – Eficiência de Circuitos Sequenciais (cont.)
- 16h11min de 3 de maio de 2019 dif his -1 STE29008-2019-1 →(03/05/2018) – Timer e Timeouts
- 16h11min de 3 de maio de 2019 dif his +54 STE29008-2019-1 →(03/05/2018) – Timer e Timeouts
- 15h04min de 3 de maio de 2019 dif his +516 STE29008-2019-1 →(26/04/2019) – Classe Interrupção Externa
- 15h54min de 2 de maio de 2019 dif his -23 MIC29004-2019-1 →Aula 02/05/2019: Apresentação dos Trabalhos
- 15h52min de 2 de maio de 2019 dif his +555 MIC29004-2019-1 →Aula 24/04/2019: Revisão BIP2
- 15h47min de 2 de maio de 2019 dif his +21 MIC29004-2019-1 →Aula 24/04/2019: Resolução da Prova
- 22h20min de 29 de abril de 2019 dif his +538 PJI29006-2019-1 →Aula 29/04/2019: Acompanhamento
- 10h21min de 29 de abril de 2019 dif his +25 DLP29007-2019-1 →Aula 29/04/2019 – Eficiência de Circuitos Sequenciais (cont.)
- 10h06min de 29 de abril de 2019 dif his +248 DLP29007-2019-1 →Aula 22/04/2019 – Eficiência de Circuitos Sequenciais (cont.)
- 23h15min de 28 de abril de 2019 dif his +2 180 PJI29006-2019-1 →Aula 15/04/2019: Reunião de Gerência
- 02h01min de 26 de abril de 2019 dif his +99 DLP29007-2019-1 →Aula 22/04/2019 – Eficiência de Circuitos Sequenciais (cont.)
- 02h00min de 26 de abril de 2019 dif his +25 DLP29007-2019-1 →Aula 22/04/2019 – Eficiência de Circuitos Sequenciais (cont.)
- 01h42min de 26 de abril de 2019 dif his +419 DLP29007-2019-1 →Aula 22/04/2019 – Eficiência de Circuitos Sequenciais
- 14h41min de 24 de abril de 2019 dif his -1 STE29008-2019-1 →ATmega2560: I/O Ports
- 14h40min de 24 de abril de 2019 dif his +115 STE29008-2019-1 →ATmega2560: I/O Ports
- 13h49min de 24 de abril de 2019 dif his +2 256 STE29008-2019-1 →(24/04/2019) – Classe UART com Interrupção (cont.)
- 13h47min de 24 de abril de 2019 dif his +140 STE29008-2019-1 →(17/04/2019) – Classe UART com Interrupção
- 02h12min de 22 de abril de 2019 dif his +5 DLP29007-2019-1 →Aula 22/04/2019 – Eficiência de Circuitos Sequenciais
- 01h17min de 22 de abril de 2019 dif his 0 DLP29007-2019-1 →Aula 22/04/2019 – Eficiência de Circuitos Sequenciais
- 01h17min de 22 de abril de 2019 dif his -3 DLP29007-2019-1 →Aula 22/04/2019 – Eficiência de Circuitos Sequenciais
- 01h16min de 22 de abril de 2019 dif his +1 034 DLP29007-2019-1 →Aula 15/04/2019 – A2: Eficiência de Circuitos Combinacionais
- 01h09min de 22 de abril de 2019 dif his +32 DLP29007-2019-1 →Aula 15/04/2019 – A2: Eficiência de Circuitos Combinacionais
- 17h19min de 17 de abril de 2019 dif his +2 MIC29004-2019-1 →Aula 04/04/2019: Arquitetura e Organização do BIP II
- 17h19min de 17 de abril de 2019 dif his +47 MIC29004-2019-1 →Aula 04/04/2019: Arquitetura e Organização do BIP II
- 17h15min de 17 de abril de 2019 dif his +551 MIC29004-2019-1 →Aula 04/04/2019: Arquitetura e Organização do BIP II
- 13h47min de 17 de abril de 2019 dif his +823 STE29008-2019-1 →(12/04/2019) – Classe UART Bloqueante
- 14h38min de 15 de abril de 2019 dif his +171 PJI29006-2019-1 →Aula 08/04/2019: Avaliação do Andamento (Casos de Uso do SA e outras atividades)
- 10h26min de 15 de abril de 2019 dif his +1 DLP29007-2019-1 →Aula 15/04/2019 – A2: Eficiência de Circuitos Combinacionais
- 10h25min de 15 de abril de 2019 dif his +24 DLP29007-2019-1 →Aula 15/04/2019 – A2: Eficiência de Circuitos Combinacionais
- 10h19min de 15 de abril de 2019 dif his +1 585 DLP29007-2019-1 →Aula 12/04/2019 – Eficiência de Circuitos Combinacionais (cont.)
- 15h41min de 12 de abril de 2019 dif his +458 STE29008-2019-1 →10/04/2019 – Classe GPIO (cont.)
- 08h09min de 12 de abril de 2019 dif his 0 DLP29007-2019-1 →Aula 01/04/2019 – Eficiência de Circuitos Combinacionais (cont.)
- 08h09min de 12 de abril de 2019 dif his +404 DLP29007-2019-1 →Aula 10/04/2019 – EXTRA (choque Prof. Noronha)
- 17h33min de 10 de abril de 2019 dif his +80 STE29008-2019-1 →10/04/2019 – Classe GPIO (cont.)
- 16h31min de 10 de abril de 2019 dif his +11 STE29008-2019-1 →10/04/2019 – Classe GPIO (cont.)
- 15h28min de 10 de abril de 2019 dif his +40 STE29008-2019-1 →10/04/2019 – Classe GPIO (cont.)
- 15h27min de 10 de abril de 2019 dif his -66 STE29008-2019-1 →10/04/2019 – Classe GPIO (cont.)
- 15h27min de 10 de abril de 2019 dif his +109 STE29008-2019-1 →10/04/2019 – Classe GPIO (cont.)
- 15h24min de 10 de abril de 2019 dif his +1 501 STE29008-2019-1 →05/04/2019 – Classe GPIO (cont.)
- 09h05min de 10 de abril de 2019 dif his +232 DLP29007-2019-1 →Aula 01/04/2019 – Eficiência de Circuitos Combinacionais
- 14h02min de 8 de abril de 2019 dif his +103 PJI29006-2019-1 →Aula 08/04/2019: Avaliação do Andamento (Casos de Uso do SA e outras atividades)
- 17h09min de 5 de abril de 2019 dif his +59 STE29008-2019-1 →05/04/2019 – Classe GPIO (cont.)
- 17h07min de 5 de abril de 2019 dif his -23 STE29008-2019-1 →03/04/2019 – Classe GPIO
- 16h58min de 5 de abril de 2019 dif his +844 STE29008-2019-1 →03/04/2019 – Classe GPIO
- 16h13min de 5 de abril de 2019 dif his +85 STE29008-2019-1
- 15h26min de 5 de abril de 2019 dif his +71 STE29008-2019-1 →03/04/2019 – Classe GPIO
- 17h11min de 4 de abril de 2019 dif his -11 MIC29004-2019-1 →Aula 04/04/2019: Arquitetura e Organização do BIP II
- 17h10min de 4 de abril de 2019 dif his 0 MIC29004-2019-1 →Aula 03/04/2019: Montar assembly do BIP
- 17h03min de 4 de abril de 2019 dif his +155 MIC29004-2019-1 →Aula 03/04/2019: Montar assembly do BIP
- 16h43min de 3 de abril de 2019 dif his 0 MIC29004-2019-1 →Aula 03/04/2019: Montar assembly do BIP
- 16h43min de 3 de abril de 2019 dif his +100 MIC29004-2019-1 →Aula 03/04/2019: Montar assembly do BIP
- 15h41min de 3 de abril de 2019 dif his +220 MIC29004-2019-1 →Aula 27/03/2019: Organização do BIP
- 13h47min de 3 de abril de 2019 dif his +33 STE29008-2019-1 →27/03/2019 – Auxílio Atividade (Interrupção)
- 10h47min de 1 de abril de 2019 dif his 0 DLP29007-2019-1 →Aula 01/04/2019 – Eficiência de Circuitos Combinacionais
- 09h38min de 1 de abril de 2019 dif his +21 DLP29007-2019-1
- 08h04min de 1 de abril de 2019 dif his -3 DLP29007-2019-1 →Aula 01/04/2019 – Eficiência de Circuitos Combinacionais
- 07h46min de 1 de abril de 2019 dif his +420 DLP29007-2019-1 →Aula 25/03/2019 – Síntese do VHDL (cont.)
- 12h45min de 28 de março de 2019 dif his +353 DLP29007-2019-1 →Dispositivos Lógicos Programáveis 2
- 11h17min de 28 de março de 2019 dif his +2 PJI29006-2019-1 →Aula 25/03/2019: Avaliação do Andamento (Casos de Uso do SS)
- 10h47min de 28 de março de 2019 dif his +533 PJI29006-2019-1 →Aula 25/03/2019: Avaliação do Andamento (Casos de Uso do SS)
- 15h22min de 27 de março de 2019 dif his +30 MIC29004-2019-1 →Aula 27/03/2019: Organização do BIP
- 15h21min de 27 de março de 2019 dif his +43 MIC29004-2019-1 →Aula 21/03/2019: Organização do BIP
- 15h16min de 27 de março de 2019 dif his +11 STE29008-2019-1 →27/03/2019 – Auxílio Atividade (Interrupção)
- 19h54min de 24 de março de 2019 dif his 0 DLP29007-2019-1 →Aula 18/03/2019 – Síntese do VHDL (cont.)
- 15h34min de 22 de março de 2019 dif his +168 STE29008-2019-1 →20/03/2019 – Auxílio Atividade (Serial)
- 18h52min de 21 de março de 2019 dif his +27 Manual para computadores(Linux) da instituição administrados pelos usuários →Configuração para OSX (Apple)
- 18h51min de 21 de março de 2019 dif his +1 Manual para computadores(Linux) da instituição administrados pelos usuários →Configuração para OSX (Apple)
- 18h50min de 21 de março de 2019 dif his +15 Manual para computadores(Linux) da instituição administrados pelos usuários →Configuração para OSX (Apple)
- 15h50min de 21 de março de 2019 dif his -11 MIC29004-2019-1 →Aula 20/03/2019: Arquitetura do BIP
- 15h13min de 21 de março de 2019 dif his +484 Manual para computadores(Linux) da instituição administrados pelos usuários
- 15h07min de 20 de março de 2019 dif his -7 STE29008-2019-1 →Desenvolvimento:
- 15h02min de 20 de março de 2019 dif his -12 STE29008-2019-1 →Desenvolvimento:
- 15h01min de 20 de março de 2019 dif his +2 STE29008-2019-1 →Desenvolvimento:
- 15h01min de 20 de março de 2019 dif his +514 STE29008-2019-1 →Desenvolvimento:
- 14h48min de 20 de março de 2019 dif his +118 Eclipse AVR-LIBC →Passo a Passo
- 14h45min de 20 de março de 2019 dif his -1 m Eclipse AVR-LIBC
- 14h44min de 20 de março de 2019 dif his +14 Eclipse AVR-LIBC →Iniciando um projeto no Eclipse usando o AVR Plugin =
- 14h44min de 20 de março de 2019 dif his +2 124 N Eclipse AVR-LIBC Criou página com '= Iniciando um projeto no Eclipse usando o AVR Plugin == * Guia desenvolvido pelo aluno '''Mario André Lehmkuhl de Abreu''' * Processador ATMEGA2560 (Arduino Mega) ==Passo a Pa...'
- 14h39min de 20 de março de 2019 dif his +76 STE29008-2019-1 →Desenvolvimento:
- 11h36min de 20 de março de 2019 dif his +1 064 STE29008-2019-1 →08/03/2019 – Usando C++
- 10h44min de 20 de março de 2019 dif his +79 MIC29004-2019-1 →Aula 07/03/2019: Introdução a Arquitetura e Organização de Computadores
- 11h01min de 15 de março de 2019 dif his +955 PJI29006-2019-1 →Aula 25/03/2019: Avaliação do Andamento (Casos de Uso do SS)
- 10h59min de 15 de março de 2019 dif his +112 PJI29006-2019-1 →Próximas Atividades
- 10h57min de 15 de março de 2019 dif his -36 PJI29006-2019-1 →Próximas Atividades
- 10h47min de 15 de março de 2019 dif his +981 PJI29006-2019-1 →Aula 11/03/2019: Apresentação UC do SR
- 10h41min de 15 de março de 2019 dif his +1 113 PJI29006-2019-1 →Aula 11/03/2019: Apresentação UC do SR
- 10h37min de 15 de março de 2019 dif his +590 PJI29006-2019-1 →Aula 11/03/2019: Apresentação UC do SR
- 10h34min de 15 de março de 2019 dif his -24 PJI29006-2019-1 →Aula 06/03/2019: Aula Extra
- 10h32min de 15 de março de 2019 dif his +707 PJI29006-2019-1 →Aula 06/03/2019: Aula Extra
- 10h13min de 15 de março de 2019 dif his +77 DLP29007-2019-1 →Aula 15/03/2019 – Síntese do VHDL
- 10h12min de 15 de março de 2019 dif his +194 DLP29007-2019-1 →Aula 15/03/2019 – Síntese do VHDL
- 07h47min de 15 de março de 2019 dif his +199 DLP29007-2019-1 →Aula 15/03/2019 – Prática Signal Tap
- 07h46min de 15 de março de 2019 dif his +100 DLP29007-2019-1 →Aula 11/03/2019 – Prática Signal Tap
- 14h28min de 11 de março de 2019 dif his +224 PJI29006-2019-1 →Aula 25/02/2019: Seminários
- 09h59min de 11 de março de 2019 dif his +123 DLP29007-2019-1 →Aula 11/03/2019 – Prática Signal Tap
- 09h52min de 11 de março de 2019 dif his +160 DLP29007-2019-1 →Aula 28/02/2019 – Tempos de Propagação e Logic Lock (cont.)
- 16h49min de 8 de março de 2019 dif his +7 STE29008-2019-1 →Desenvolvimento:
- 15h58min de 8 de março de 2019 dif his +14 STE29008-2019-1