Mudanças entre as edições de "DLP1-EngTel (página)"
Ir para navegação
Ir para pesquisar
(→Aulas) |
|||
| Linha 27: | Linha 27: | ||
==Listas de Exercícios== | ==Listas de Exercícios== | ||
| + | |||
| + | ==Uso do simulador Modelsim== | ||
| + | *[http://model.com/content/modelsim-pe-simulation-and-debug Site Mentor Graphics] - Software Version 10.0 | ||
| + | :*[http://www.mentor.com/products/fv/multimedia/overview/modelsim-demo-overview-34d471dc-cb74-400b-be98-5a81213cf45a Demo] | ||
| + | :*[[Media:modelsim_tut.pdf |ModelSim® Tutorial]] | ||
| + | :*[[Media:modelsim_pe_ref.pdf |ModelSim® Reference Manual]] | ||
| + | :*[[Media:modelsim_pe_user.pdf |ModelSim® User’s Manual]] | ||
| + | :*[[Media:m_qk_guide.pdf |ModelSim® Quick Guide]] | ||
| + | *[http://tmml.sourceforge.net/doc/tcl/ Tcl Reference Manual] | ||
| + | ** Alguns comandos úteis: | ||
| + | ::: force | ||
| + | ::: [http://tmml.sourceforge.net/doc/tcl/for.html for] | ||
| + | ::: addwave | ||
==Links auxiliares== | ==Links auxiliares== | ||
| Linha 38: | Linha 51: | ||
*[[Display de 7 segmentos]] | *[[Display de 7 segmentos]] | ||
| + | <!-- | ||
| + | == Links de auxílio == | ||
| + | ===Referencias On-line=== | ||
| + | *[http://tams-www.informatik.uni-hamburg.de/vhdl/doc/cookbook/VHDL-Cookbook.pdf VHDL Cookbook] | ||
| + | *[http://www.altera.com/support/examples/vhdl/vhdl.html Exemplos de VHDL] - ALTERA. | ||
| + | *[http://www.seas.upenn.edu/~ese171/vhdl/vhdl_primer.html VHDl Primer] - University of Pennsylvania | ||
| + | *[[Quartus - Como inicializar uma memória usando arquivos .mif]]. | ||
| + | *[[media:tutorial_quartusii_intro_vhdl.pdf | Tutorial Quartus II - Introdução ao VHDL]] | ||
| + | *[http://www.altera.com/literature/hb/qts/quartusii_handbook.pdf Handbook do Quartus2] | ||
| + | *[http://quartushelp.altera.com/current/ Help do Quartus2] | ||
| + | *[http://quartushelp.altera.com/10.1/mergedProjects/quartus/gl_quartus_welcome.htm Quartus Welcome] | ||
| + | *[[Problemas na execução do Quartus/Modelsim-Altera]] | ||
| + | |||
| + | ===Dispositivos DSP=== | ||
| + | *[http://focus.ti.com/dsp/docs/dsphome.tsp?sectionId=46&DCMP=TIHeaderTracking&HQS=Other+OT+hdr_p_dsp Texas Instruments] | ||
| + | *Motorola | ||
| + | *[http://www.analog.com/en/embedded-processing-dsp/processors/index.html Analog Devices] | ||
| + | |||
| + | ===Dispositivos FPGA=== | ||
| + | *[http://www.altera.com/ Altera] | ||
| + | *[http://www.xilinx.com/technology/logic/index.htm Xilinx] | ||
| + | *[http://www.atmel.com/products/fpga/default.asp Atmel] | ||
| + | |||
| + | |||
| + | ===Novas Tecnologias=== | ||
| + | *[http://www.lightreading.com/document.asp?doc_id=188510 SpaceTime da Tabula] | ||
| + | *[http://www.mitrionics.com/?page=mitrion-virtual-processor Mitrion Virtual Processor] | ||
| + | ===Referencia para VHDL=== | ||
| + | *[http://www.cs.umbc.edu/portal/help/VHDL/stdpkg.html Standard VHDL Packages] | ||
| + | *[http://www.cs.umbc.edu/portal/help/VHDL/reserved.html Palavras reservadas] | ||
| + | |||
| + | --> | ||
==Padrões IEEE para o VDHL== | ==Padrões IEEE para o VDHL== | ||
Os padrões IEEE [http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/standards.jsp?item=0%20-%2099&sortType=standard_newest&pageNumber=1]estão disponíveis para consulta se você estiver na rede do IFSC. Para a linguagem VHDL consulte os padrões: [http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/search/searchresult.jsp?action=search&sortType=&rowsPerPage=&searchField=Search_All&matchBoolean=true&queryText=(%22Standard%20Number%22:1164) 1164],[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/search/searchresult.jsp?action=search&sortType=&rowsPerPage=&searchField=Search_All&matchBoolean=true&queryText=(%22Standard%20Number%22:1076)&refinements=4294967269 1076] | Os padrões IEEE [http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/xpl/standards.jsp?item=0%20-%2099&sortType=standard_newest&pageNumber=1]estão disponíveis para consulta se você estiver na rede do IFSC. Para a linguagem VHDL consulte os padrões: [http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/search/searchresult.jsp?action=search&sortType=&rowsPerPage=&searchField=Search_All&matchBoolean=true&queryText=(%22Standard%20Number%22:1164) 1164],[http://ieeexplore.ieee.org.ez130.periodicos.capes.gov.br/search/searchresult.jsp?action=search&sortType=&rowsPerPage=&searchField=Search_All&matchBoolean=true&queryText=(%22Standard%20Number%22:1076)&refinements=4294967269 1076] | ||
Edição das 11h46min de 16 de outubro de 2014
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
Informações Gerais
Aulas
- Aula inicial
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
- Aritmética com vetores em VDHL
- Software e equipamentos recomendados para programação de FPGAs
- Tutorial of ModelSim 10.1d
- Para executar o Modelsim-Altera no Lab de programação abra um terminal e digite:
/opt/altera/13.0/quartus/modelsim_ase/linuxaloem/vsim
Pesquisas
- Memórias Leonan e Thiago
Listas de Exercícios
Uso do simulador Modelsim
- Site Mentor Graphics - Software Version 10.0
- Tcl Reference Manual
- Alguns comandos úteis:
- force
- for
- addwave
Links auxiliares
- VHDL MINI-REFERENCE[1]
- VHDL-2008 [2]
- VHDL Reference Manual
- Fixed point package user’s guide
- Floating point package user’s guide
- IEEE 1164
- 1164 PACKAGES QUICK REFERENCE CARD
- Display de 7 segmentos
Padrões IEEE para o VDHL
Os padrões IEEE [3]estão disponíveis para consulta se você estiver na rede do IFSC. Para a linguagem VHDL consulte os padrões: 1164,1076
- IEEE Std 1076.1: Behavioural languages – Part 1-1: VHDL language reference manual REDLINE
- IEEE Std 1076.1: Behavioural languages – Part 6: VHDL Analog and Mixed-Signal Extensions
- IEEE Std 1076.1.1™-2011 - IEEE Standard for VHDL Analog and Mixed-Signal Extensions—Packages for Multiple Energy Domain Support, REDLINE
- IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis
- IEEE Standard VHDL Analog and Mixed-Signal Extensions
- IEEE Standard VHDL Synthesis Packages
- IEEE Std 1076-2002: IEEE Standard VHDL Language Reference Manual
- IEEE Std 1076.2-1996: IEEE Standard VHDL Mathematical Packages