DLP1-EngTel (página)
Revisão de 11h48min de 16 de outubro de 2014 por Moecke (discussão | contribs) (→Uso do simulador Modelsim)
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
Informações Gerais
Aulas
- Aula inicial
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
- Aritmética com vetores em VDHL
- Software e equipamentos recomendados para programação de FPGAs
- Tutorial of ModelSim 10.1d
- Para executar o Modelsim-Altera no Lab de programação abra um terminal e digite:
/opt/altera/13.0/quartus/modelsim_ase/linuxaloem/vsim
Pesquisas
- Memórias Leonan e Thiago
Listas de Exercícios
Uso do simulador Modelsim
- Site Mentor Graphics - Software Version 10.0
Links auxiliares
- VHDL MINI-REFERENCE[1]
- VHDL-2008 [2]
- VHDL Reference Manual
- Fixed point package user’s guide
- Floating point package user’s guide
- IEEE 1164
- 1164 PACKAGES QUICK REFERENCE CARD
- Display de 7 segmentos
Padrões IEEE para o VDHL
Os padrões IEEE [3]estão disponíveis para consulta se você estiver na rede do IFSC. Para a linguagem VHDL consulte os padrões: 1164,1076
- IEEE Std 1076.1: Behavioural languages – Part 1-1: VHDL language reference manual REDLINE
- IEEE Std 1076.1: Behavioural languages – Part 6: VHDL Analog and Mixed-Signal Extensions
- IEEE Std 1076.1.1™-2011 - IEEE Standard for VHDL Analog and Mixed-Signal Extensions—Packages for Multiple Energy Domain Support, REDLINE
- IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis
- IEEE Standard VHDL Analog and Mixed-Signal Extensions
- IEEE Standard VHDL Synthesis Packages
- IEEE Std 1076-2002: IEEE Standard VHDL Language Reference Manual
- IEEE Std 1076.2-1996: IEEE Standard VHDL Mathematical Packages