Contribuições do(a) usuário(a)
Ir para navegação
Ir para pesquisar
- 11h00min de 13 de agosto de 2014 dif his 0 N Arquivo:Exp5 entrada2.png atual
- 11h00min de 13 de agosto de 2014 dif his 0 N Arquivo:Exp5 diag2.png atual
- 09h53min de 13 de agosto de 2014 dif his -1 Usuário:Kamila.r
- 09h52min de 13 de agosto de 2014 dif his +8 Usuário:Kamila.r
- 17h25min de 11 de agosto de 2014 dif his +65 Usuário:Kamila.r →Agosto
- 08h04min de 8 de agosto de 2014 dif his +1 Experimento 11 para Circuitos Lógicos
- 08h01min de 8 de agosto de 2014 dif his +1 Experimento 10 para Circuitos Lógicos →Inserir diagrama esquemático com o Quartus II de um Contador assíncrono crescente
- 08h01min de 8 de agosto de 2014 dif his +124 Usuário:Kamila.r →Agosto
- 07h59min de 8 de agosto de 2014 dif his +400 Experimento 9 para Circuitos Lógicos
- 11h08min de 7 de agosto de 2014 dif his -1 m Experimento 4 para Circuitos Lógicos →Definir a pinagem de saída
- 11h02min de 7 de agosto de 2014 dif his -12 Experimento 11 para Circuitos Lógicos →Preparar o circuito lógico para gravação em um kit de desenvolvimento
- 10h48min de 7 de agosto de 2014 dif his -40 Experimento 11 para Circuitos Lógicos →Gravando o projeto no FPGA
- 08h30min de 7 de agosto de 2014 dif his +485 Experimento 10 para Circuitos Lógicos
- 08h24min de 7 de agosto de 2014 dif his +86 Experimento 9 para Circuitos Lógicos →Preparar o circuito lógico para gravação em um kit de desenvolvimento
- 08h23min de 7 de agosto de 2014 dif his +303 Experimento 9 para Circuitos Lógicos →Preparar o circuito lógico para gravação em um kit de desenvolvimento
- 08h18min de 7 de agosto de 2014 dif his 0 Experimento 9 para Circuitos Lógicos →Inserir diagrama esquemático de um circuito lógico com o QuartusII de um Contador UP/DOWN
- 08h16min de 7 de agosto de 2014 dif his -32 Experimento 4 para Circuitos Lógicos →Experimento 4
- 08h16min de 7 de agosto de 2014 dif his +16 Experimento 4 para Circuitos Lógicos →Definir a pinagem de saída
- 17h18min de 6 de agosto de 2014 dif his +14 Experimento 9 para Circuitos Lógicos →Preparar o circuito lógico para gravação em um kit de desenvolvimento
- 17h18min de 6 de agosto de 2014 dif his 0 N Arquivo:Exp9 2pinagem.png atual
- 17h11min de 6 de agosto de 2014 dif his 0 N Arquivo:Exp4 pinagem.png atual
- 16h46min de 6 de agosto de 2014 dif his -38 Experimento 4 para Circuitos Lógicos →Obter o sinal de saída simulado usando o QSIM - diagrama funcional
- 16h45min de 6 de agosto de 2014 dif his +1 Experimento 4 para Circuitos Lógicos →Definir a pinagem de saída
- 16h45min de 6 de agosto de 2014 dif his +99 Experimento 4 para Circuitos Lógicos →Definir a pinagem de saída
- 16h39min de 6 de agosto de 2014 dif his +576 Experimento 4 para Circuitos Lógicos →Diagrama Esquemático do comparador de igualdade
- 16h39min de 6 de agosto de 2014 dif his 0 N Arquivo:Pinplaner.png atual
- 16h27min de 6 de agosto de 2014 dif his -11 Experimento 9 para Circuitos Lógicos →Gerar formas de onda para entrada de simulação
- 11h21min de 6 de agosto de 2014 dif his +28 Experimento 9 para Circuitos Lógicos →Preparar o circuito lógico para gravação em um kit de desenvolvimento
- 11h21min de 6 de agosto de 2014 dif his 0 N Arquivo:Exp9 pinagem.png atual
- 11h00min de 6 de agosto de 2014 dif his +15 Experimento 9 para Circuitos Lógicos →Experimento 9
- 10h50min de 6 de agosto de 2014 dif his +100 Configuração da USB para programação do FPGA via JTAG →UBUNTU
- 10h44min de 6 de agosto de 2014 dif his +451 Configuração da USB para programação do FPGA via JTAG
- 10h17min de 6 de agosto de 2014 dif his -1 Usuário:Kamila.r →Semanário do Bolsista 2014: Implementação
- 17h59min de 4 de agosto de 2014 dif his -159 Experimento 9 para Circuitos Lógicos →Gerar formas de onda para entrada de simulação
- 17h54min de 4 de agosto de 2014 dif his 0 N Arquivo:Clock1.png atual
- 17h46min de 4 de agosto de 2014 dif his +998 Experimento 9 para Circuitos Lógicos
- 15h16min de 4 de agosto de 2014 dif his +854 Usuário:Kamila.r →Agosto
- 14h58min de 4 de agosto de 2014 dif his +31 Experimento 11 para Circuitos Lógicos
- 14h57min de 4 de agosto de 2014 dif his +353 Experimento 11 para Circuitos Lógicos →Preparar o circuito lógico para gravação em um kit de desenvolvimento
- 14h56min de 4 de agosto de 2014 dif his +84 Experimento 11 para Circuitos Lógicos →Obter o sinal de saída simulado usando o QSIM - diagrama funcional
- 14h55min de 4 de agosto de 2014 dif his +120 Experimento 11 para Circuitos Lógicos →Gerar formas de onda para entrada de simulação
- 14h54min de 4 de agosto de 2014 dif his +2 Experimento 2 para Circuitos Lógicos →Diagrama Esquemático
- 14h53min de 4 de agosto de 2014 dif his +2 Experimento 4 para Circuitos Lógicos →Diagrama Esquemático do comparador de igualdade
- 14h51min de 4 de agosto de 2014 dif his +2 Registrador de Deslocamento - BDF e QSIM →Diagrama Esquemático
- 14h49min de 4 de agosto de 2014 dif his +18 Registrador de Deslocamento - BDF e QSIM →Preparando para gravar o circuito lógico no FPGA
- 14h45min de 4 de agosto de 2014 dif his +2 Experimento 11 para Circuitos Lógicos →Inserir diagrama esquemático de um circuito lógico com o Quartus II
- 08h10min de 1 de agosto de 2014 dif his -7 Usuário:Kamila.r →Semanário do Bolsista 2014: Implementação
- 08h09min de 1 de agosto de 2014 dif his -4 Experimento 4 para Circuitos Lógicos →Obter o sinal de saída simulado usando o QSIM - diagrama funcional
- 08h04min de 1 de agosto de 2014 dif his -10 Experimento 3 para Circuitos Lógicos →Experimento 3
- 08h03min de 1 de agosto de 2014 dif his +198 Experimento 3 para Circuitos Lógicos →Entender a equivalência de circuitos