Dispositivos Lógicos Programáveis II
Material de aula
Registro on-line das aulas
Unidade 1
- Aula 1 (11 Ago) - Arliones
- Ver pag. 1 a 22 de [1]
- Ver pag. 3 a 48 de [2]
Unidade 2
- Aula 2 (15 Ago) - Marcos
- Processo de Síntese do código VDHL
- Limitações dos softwares de EDA: Computabilidade, Complexidade Computacional
- Realização dos operadores VHDL: simplificações para operando constante
- Realização dos tipos de dados: Alta impedância 'Z' -> buffer tri-state;
- Ver pag. 125 a 137 de [1]
- Aula 3 (17 Ago) - Marcos
- Processo de Síntese do código VDHL: Analise das temporizações:
- Realização dos tipos de dados: uso de don't care '-'
- Tempos de propagação, caminho crítico, caminho falso,
- Síntese com restrições temporais,
- Perigos/Armadilhas (Glitches estáticos e dinâmicos, circuitos sensíveis ao atraso)
- Ver pag. 137 a 162 de [1]
- Ver também os slides Unidade 2: Processo de Síntese do código VDHL
Notas de aula
Estas notas de aula são baseadas nas dispobilizadas pelo Prof. Pong P. Chu em [1].
Roteiros
Neste tópico serão listadas as atividades extras que os alunos da disciplina deverão realizar ao longo do curso. É importante observar o prazo de entrega, pois os conceitos serão reduzidos conforme o atraso na entrega.
Para a entrega no prazo os conceitos possíveis são (A, B, C, D). Entrega com até uma semana de atraso (B, C, D). Entrega com até duas semanas de atraso (C ou D). Entrega com mais de duas semanas de atraso (D).
PARA ENTREGAR
AE1 - XXXX (prazo XX/XX/2016)
|
- Envie o artigo em pdf para (moecke AT ifsc.edu.br E arliones.hoeller AT ifsc.edu.br), com o ASSUNTO: DLP29007 - AE1 - XXXX.
|
- JÁ ENCERRADAS
- ESTUDOS SEM ENTREGA DE DOCUMENTAÇÃO
AL1 - Tempo de propagação em circuitos combinacionais
|
|
Recursos de Laboratório
Para uso fora do IFSC dos recursos computacionais com licença educacional, o IFSC disponibiliza para seus alunos o IFSC-CLOUD. Atualmente a forma mais eficiente de acesso é através do Cliente X2GO. O procedimento de instalação/ configuração e uso do Quartus/Modelsim/QSIM está descrito em Acesso ao IFSC-CLOUD#Cliente X2GO (recomendado).
Para a geração de documentação/relatórios técnicos/artigos, está disponibilizada a plataforma Sharelatex do IFSC-CLOUD. Utilize preferencialmente o modelo de artigo no padrão ABNT.
Para estudo de FPGAs o Laboratório de Programação dispõe de kits Mercúrio IV da Macnica-DHW e também DE2-115 da Terasic. Veja como utilizar estes kits em Preparando para gravar o circuito lógico no FPGA, one além de acesso aos manuais dos fabricantes, você tem acesso a uma descrição resumida da pinagem mais utilizada desses kits.
Para depurar seu circuito em uma FPGA de verdade, pode ser interessante utilizar o SignalTapII da Altera, que permite realizar análise lógica dos sinais no seu circuito. Para iniciar o uso da ferramenta, siga este tutorial.
Para determinar os caminhos críticos do projeto (ou os tempos de propagação entre quaisquer nós de um projeto, utilize a Análise de Caminho Crítico com Qaurtus II.
Referências Bibliográficas:
- ↑ 1,0 1,1 1,2 Pong P. Chu, RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability. Wiley-IEEE Press, Hoboken, 2006, ISBN 0471720925
- ↑ David Money Harris and Sarah L. Harris, Digital Design and Computer Architecture, Morgan Kaufmann, Burlington, 2007, ISBN 9780123704979, http://dx.doi.org/10.1016/B978-012370497-9/50002-0
Curso de Engenharia de Telecomunicações
Conteúdo
Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos
|
Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos
- Leituras recomendadas:
- Capítulo 1 do livro do Chu;
- Capítulo 1 do livro do Harris;
- Notas de aula 01.
|
Síntese de Código VHDL
|
Síntese de Código VHDL
- Leitura recomendada:
- Capítulo 6 do livro do Chu;
- Notas de aula 02.
|
Eficiência de Circuitos Combinacionais
|
Eficiência de Circuitos Combinacionais
- Leitura recomendada:
- Capítulo 7 do livro do Chu;
- Notas de aula 03.
|
Eficiência de Circuitos Sequenciais
|
Eficiência de Circuitos Sequenciais
- Leitura recomendada:
- Capítulos 8 e 9 do livro do Chu;
- Notas de aula 04 e 05.
|
Eficiência de Máquinas de Estado
|
Eficiência de Máquinas de Estado
- Leitura recomendada:
- Capítulo 10 do livro do Chu;
- Notas de aula 06.
|
Register Transfer Methodology
|
Register Transfer Methodology
- Leitura recomendada:
- Capítulos 11 e 12 do livro do Chu;
- Notas de aula 07 e 08.
|
Projeto Hierárquico e Parametrizado
|
Projeto Hierárquico e Parametrizado
- Leitura recomendada:
- Capítulos 13, 14 e 15 do livro do Chu;
- Notas de aula 09, 10 e 11.
|
Clock e Sincronização
|
Clock e Sincronização
- Leitura recomendada:
- Capítulo 16 do livro do Chu;
- Notas de aula 12.
|
Links Auxiliares