Mudanças entre as edições de "DLP2-EngTel (página)"
Linha 43: | Linha 43: | ||
== Atividades == | == Atividades == | ||
<code> | <code> | ||
− | [CYCLONE | STRATIX II | MAX 3000] | + | *Comparar o hardware para as seguintes familias de FPGA [CYCLONE | STRATIX II | MAX 3000], usando o menor Device de cada familia (com elementos e pinos suficientes) |
− | + | *Compilar os hardwares usando as otimizações [Balanceada | Speed | Area] | |
− | + | *Testar todas as arquiteturas | |
ver resultados de: | ver resultados de: | ||
LE/ALUT : | LE/ALUT : | ||
Normais : | Normais : | ||
− | + | Arithméticos : | |
Atraso de Propagação: | Atraso de Propagação: | ||
Potencia total: | Potencia total: | ||
Caminho Crítico: | Caminho Crítico: | ||
+ | * Dados estão disponíveis nos seguintes relatórios: | ||
+ | **Fitter > Resource Section > Resource Usage | ||
+ | **PowerPlay Pawer Analyser Summary > Summary | ||
+ | **TimeQuest Timing Analyser > Datasheet Report > Propagation Delay | ||
+ | |||
</syntaxhighlight> | </syntaxhighlight> | ||
Edição das 16h12min de 27 de outubro de 2015
EngTel: Dispositivos Lógicos Programáveis II
- Professores: Arliones Hoeller e Marcos Moecke
- Turma: 29007
- Encontros: semanalmente nas terças e quinzenalmente nas quartas às 15:40 no Laboratório de Programação.
- Atendimento Extra-classe:
- Arliones
- Terças das 9:40 às 10:35
- Quintas das 13:30 às 14:25
- Marcos
- Arliones
Plano de Ensino
Cronograma de Atividades
Material das Aulas
Referências Bibliográficas
- Pong P. Chu, RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability. Wiley-IEEE Press, Hoboken, 2006, Pages 1-22, ISBN 0471720925.
- David Money Harris and Sarah L. Harris, Digital Design and Computer Architecture, Morgan Kaufmann, Burlington, 2007, Pages 3-48, ISBN 9780123704979, http://dx.doi.org/10.1016/B978-012370497-9/50002-0.
Notas de aulas
Estas notas de aula são baseadas nas dispobilizadas pelo Prof. Pong P. Chu em [1].
- Lecture 01: Complexity Mangement and the Design of Complex Digital Systems
- Lecture 02: Synthesis of VHDL Code
- Lecture 02: Efficient Design of Combinational Circuits
- Lecture 03: Efficient Design of Sequential Circuits
- Lecture 04: Design of Sequential Circuits: Practice
- Lecture 05: Finite State Machines: Principle and Practice
- Lecture 06: Register Transfer Methodology: Principle
- Lecture 07: Register Transfer Methodology: Practice
- Lecture 08: Hierarchical Design
- Lecture 09: Parameterized Design: Principle
- Lecture 10: Parameterized Design: Practice
- Lecture 11: Clock and Synchronization: Principle and Practice
Atividades
- Comparar o hardware para as seguintes familias de FPGA [CYCLONE | STRATIX II | MAX 3000], usando o menor Device de cada familia (com elementos e pinos suficientes)
- Compilar os hardwares usando as otimizações [Balanceada | Speed | Area]
- Testar todas as arquiteturas
ver resultados de:
LE/ALUT :
Normais :
Arithméticos :
Atraso de Propagação:
Potencia total:
Caminho Crítico:
- Dados estão disponíveis nos seguintes relatórios:
- Fitter > Resource Section > Resource Usage
- PowerPlay Pawer Analyser Summary > Summary
- TimeQuest Timing Analyser > Datasheet Report > Propagation Delay
</syntaxhighlight>
Recursos de Laboratório
Para uso fora do IFSC dos recursos computacionais com licença educacional, o IFSC disponibiliza para seus alunos o IFSC-CLOUD. Atualmente a forma mais eficiente de acesso é através do Cliente X2GO. O procedimento de instalação/ configuração e uso do Quartus/Modelsim/QSIM está descrito em Acesso ao IFSC-CLOUD#Cliente X2GO (recomendado).
Para a geração de documentação/relatórios técnicos/artigos, está disponibilizada a plataforma Sharelatex do IFSC-CLOUD. Utilize preferencialmente o modelo de artigo no padrão ABNT.
Para estudo de FPGAs o Laboratório de Programação dispõe de kits Mercúrio IV da Macnica-DHW e também DE2-115 da Terasic. Veja como utilizar estes kits em Preparando para gravar o circuito lógico no FPGA, one além de acesso aos manuais dos fabricantes, você tem acesso a uma descrição resumida da pinagem mais utilizada desses kits.
Diário de Aulas
29/07: Laboratório: Processadores Embarcados (SoC)
Nesta aula nós seguiremos um tutorial da Altera para construir um System-on-a-Chip (SoC), sintetizando um processador softcore NIOS em uma FPGA e carregando um software nele. Nas próximas aulas nós integraremos nossa própria lógica neste processador. Esta arquitetura de sistema deverá ser empregada em todos os trabalhos ao longo do semestre.
A figura abaixo dá uma visão geral do que iremos implementar:
Você precisará destes documentos para desenvolver este tutorial:
- Tutorial com pontos importantes destacados.
- Código-base para início do tutorial na ALTERA,no IFSC
- Pinagem dos dispositivos de entrada e saída do kit MERCURIO IV
Recomenda-se seguir este roteiro:
- Analisar e debater figura 1-1 na página 1-2;
- Destacar os requisitos de hardware para o experimento na página 1-3;
- Analisar e debater o fluxo de desenvolvimento de projeto da figura 1-2 na página 1-4;
- Debater as questões de análise de requisitos do sistema na página 1-5;
- Partir para criação do exemplo na página 1-8;
- Seguir tutorial (passos importantes destacados no PDF);
06/10: Laboratório: Processadores Embarcados (SoC)
Retomada da aula de 28/07
Você precisará destes documentos para desenvolver este tutorial:
- Tutorial com pontos importantes destacados.
- Código-base para início do tutorial na ALTERA,no IFSC
- Esquemático da MercurioIV
- Preparando para gravar o circuito lógico no FPGA
Recomenda-se seguir este roteiro:
- Analisar e debater figura 1-1 na página 1-2;
- Destacar os requisitos de hardware para o experimento na página 1-3;
- Analisar e debater o fluxo de desenvolvimento de projeto da figura 1-2 na página 1-4;
- Debater as questões de análise de requisitos do sistema na página 1-5;
- Partir para criação do exemplo na página 1-8;
- Seguir tutorial (passos importantes destacados no PDF);
- Usando o Pin Planner (Assignment > Pin Planner) selecione os pinos corretos no kit Mercúrio IV. Veja a pinagem em Preparando para gravar o circuito lógico no FPGA.
- Mude a tensão default dos pinos para 3.3V (Assignment > Device > Device and Pin Options > Voltage), [Default I/O standard = 3.3-V LVTLL] [OK] [OK]
- Configure os pinos não usados para Tri-State (Assignment > Device > Device and Pin Options > Unused Pins), [Reserve all unused pins = As input tri-stated] e [OK] [OK]
Se o Eclipse SBT do Nios II não inicializar em um sistema Ubuntu 14.04 ou mais recente, você precisa instalar a libGTK2:
sudo apt-get install libgtk2.0-0:i386
07/10: Laboratório: Processadores Embarcados (SoC)
Continuação da aula de 06/10.
Modificar o projeto da aula passada para:
- Ler um conjunto de entradas digitais a partir das chaves da placa;
- Obter estes sinais no software rodando no NIOS através de uma PIO;
- Escrever estes sinais para LEDs no softwaer, através de outra PIO.
13/10: Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos
- Leituras recomendadas:
- Capítulo 1 do livro do Chu;
- Capítulo 1 do livro do Harris;
- Lecture notes 01.
20/10: Síntese de Código VHDL
- Leitura recomendada:
- Capítulo 6 do livro do Chu;
- Lecture notes 02.
21,27/10, 03/11: Eficiência de Circuitos Combinacionais
04,10,17/11: Eficiência de Circuitos Sequenciais
18,24/11: Eficiência de Máquinas de Estado
01,02,08/12: Register Transfer Methodology
15/12: Projeto Hierárquico
16/12: Projeto Parametrizado
22/12,02/02: Clock e Sincronização
03/12...: Projeto Final