Mudanças entre as edições de "Experimento 1 para Circuitos Lógicos"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 18: Linha 18:
 
Após salvar o arquivo como portasAnd.bdf em uma pasta vazia com nome Exp1, e crie um projeto portasAnd.qpf utilizando a família family='''Cyclone ''' com o dispositivo device='''EP1C3T100A8'''.  Após isso compile o projeto.
 
Após salvar o arquivo como portasAnd.bdf em uma pasta vazia com nome Exp1, e crie um projeto portasAnd.qpf utilizando a família family='''Cyclone ''' com o dispositivo device='''EP1C3T100A8'''.  Após isso compile o projeto.
  
=Simulação funcional com o QSIM=
+
=Simulação funcional com o Quartus II=
 
*Abra o simulador(New > University Program VWF) e abra o arquivo de projeto portasAnd.qpf  (File > Open Project...).  
 
*Abra o simulador(New > University Program VWF) e abra o arquivo de projeto portasAnd.qpf  (File > Open Project...).  
 
*Em seguida gere o arquivo de nós do projeto (Processing > Generate Node Finder Files).
 
*Em seguida gere o arquivo de nós do projeto (Processing > Generate Node Finder Files).
Linha 26: Linha 26:
 
:*Desenhe a forma de onda dos sinais de entrada conforme mostrado na figura abaixo, e salve com o nome entrada.vwf.
 
:*Desenhe a forma de onda dos sinais de entrada conforme mostrado na figura abaixo, e salve com o nome entrada.vwf.
  
[[Arquivo:Exp1_input.png|800 px]]
+
[[Arquivo:Exp1_input.png|1000 px]]
 
*Selecione o Quartus II como simulador (Simulation >  Options > Quartus II Simulator > OK)
 
*Selecione o Quartus II como simulador (Simulation >  Options > Quartus II Simulator > OK)
 
*Indique como a simulação será feita (Simulation > Run Functional Simulation)  
 
*Indique como a simulação será feita (Simulation > Run Functional Simulation)  
 
*Após o término da simulação verifique se o resultado obtido corresponde a respostas do circuito implementado. Salve o sinal de saída como resultadoF.vwf.
 
*Após o término da simulação verifique se o resultado obtido corresponde a respostas do circuito implementado. Salve o sinal de saída como resultadoF.vwf.
[[Arquivo:Exp1_output.png|800 px]]
+
[[Arquivo:Exp1_output.png|1000 px]]
*Realize os demais testes para o preenchimento da Tabela Verdade.
+
*Realize testes com outras entradas para o preenchimento da Tabela Verdade.

Edição das 14h18min de 26 de maio de 2014

Objetivos
  • Utilizar o diagrama esquemático do Quartus II para inserir um circuito com Portas AND;
  • Gerar formas de onda para entrada de simulação usando o QSIM;
  • Obter o sinal de saída simulado usando o QSIM - diagrama funcional;
  • Compreender o funcionamento da porta AND;
  • Entender a tabela verdade de circuitos lógicos;
  • Obter as imagens e dados para a confecção de relatório técnico;
Material necessário
  1. CI 74X08 AND(disponível na biblioteca da ALTERA)
  2. Computador com software Quartus II da Altera.

Diagrama Esquemático

Abra o Quartus II (versão 13.1) e insira o diagrama esquemático com portas AND, conforme a figura abaixo.

Dexp1.png


Após salvar o arquivo como portasAnd.bdf em uma pasta vazia com nome Exp1, e crie um projeto portasAnd.qpf utilizando a família family=Cyclone com o dispositivo device=EP1C3T100A8. Após isso compile o projeto.

Simulação funcional com o Quartus II

  • Abra o simulador(New > University Program VWF) e abra o arquivo de projeto portasAnd.qpf (File > Open Project...).
  • Em seguida gere o arquivo de nós do projeto (Processing > Generate Node Finder Files).
  • Crie as formas de onda para entrada da simulação (File > New Simulation Input File).
  • Defina o tempo de simulação (Edit > Set End Time ...) = 200 ns.
  • Importe todos os nós de lista do projeto (Edit > Insert > Insert Node or Bus) > [Node Finder] > [List] > [>>] > [OK] > [OK].
  • Desenhe a forma de onda dos sinais de entrada conforme mostrado na figura abaixo, e salve com o nome entrada.vwf.

Exp1 input.png

  • Selecione o Quartus II como simulador (Simulation > Options > Quartus II Simulator > OK)
  • Indique como a simulação será feita (Simulation > Run Functional Simulation)
  • Após o término da simulação verifique se o resultado obtido corresponde a respostas do circuito implementado. Salve o sinal de saída como resultadoF.vwf.

Exp1 output.png

  • Realize testes com outras entradas para o preenchimento da Tabela Verdade.