SST20707-2013-2: mudanças entre as edições
Ir para navegação
Ir para pesquisar
Sem resumo de edição |
|||
| Linha 42: | Linha 42: | ||
* Apresentação da Linguagem VHDL | * Apresentação da Linguagem VHDL | ||
* Conceitos de entidade (entity) e arquitetura (architecture) | * Conceitos de entidade (entity) e arquitetura (architecture) | ||
= 5ª Aula: Projetando com VHDL = | = 5ª Aula: Projetando com VHDL = | ||
* Estudo de caso: Meio Somador em VHDL | * Estudo de caso: Meio Somador em VHDL | ||
* Exercício: Manipulação do LCD utilizando VHDL | * Exercício: Manipulação do LCD utilizando VHDL | ||
Edição das 16h11min de 29 de agosto de 2013
1 Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2
Professor: Roberto de Matos
Encontros: 3ª feira 9:40 e 6ª feira 7:30
Atendimento paralelo: 4ª feira das 13:30 às 15:20.
1.1 Assuntos trabalhados
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
1.2 Apoio Desenvolvimento
1.3 Slides
2 1ª Aula: Apresentação
- Apresentação do professor.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Apresentação da disciplina: conteúdo, bibliografia e avaliação.
- Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico
3 2ª Aula: Desenvolvimento com PLDs
- Famílias de Componentes Lógicos Programáveis
- Arquitetura dos FPGAS
- Introdução ao Fluxo de Projeto do Quartus
4 3ª Aula: Laboratório Quartus
- Fluxo de projeto esquemáticos com Quartus e Modelsim (Porta AND)
- Exercício: Projeto, Simulação e Teste do meio-somador
5 4ª Aula: Introdução à Linguagem VHDL
- Finalização do fluxo de projeto do Meio somador no Quartus e Modelsim, utilização a entrada de esquemático.
- Apresentação da Linguagem VHDL
- Conceitos de entidade (entity) e arquitetura (architecture)
6 5ª Aula: Projetando com VHDL
- Estudo de caso: Meio Somador em VHDL
- Exercício: Manipulação do LCD utilizando VHDL