SST20707-2013-2: mudanças entre as edições
Ir para navegação
Ir para pesquisar
| Linha 26: | Linha 26: | ||
= 2ª Aula: Desenvolvimento com PLDs = | = 2ª Aula: Desenvolvimento com PLDs = | ||
* | * Famílias de Componentes Lógicos Programáveis | ||
* Arquitetura dos FPGAS | * Arquitetura dos FPGAS | ||
* Introdução ao Fluxo de Projeto do Quartus | * Introdução ao Fluxo de Projeto do Quartus | ||
Edição das 20h35min de 26 de agosto de 2013
1 Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2
Professor: Roberto de Matos
Encontros: 3ª feira 9:40 e 6ª feira 7:30
Atendimento paralelo: 4ª feira das 13:30 às 15:20.
1.1 Assuntos trabalhados
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
1.2 Slides
2 1ª Aula: Apresentação
- Apresentação do professor.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Apresentação da disciplina: conteúdo, bibliografia e avaliação.
- Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico
3 2ª Aula: Desenvolvimento com PLDs
- Famílias de Componentes Lógicos Programáveis
- Arquitetura dos FPGAS
- Introdução ao Fluxo de Projeto do Quartus
4 3ª Aula: Laboratório Quartus
- Fluxo de projeto esquemáticos com Quartus e Modelsim (Porta AND)
- Exercício: Projeto do meio somador