Mudanças entre as edições de "DLP29007-2015-2"
(Criou página com '= EngTel: Dispositivos Lógicos Programáveis II - 2015-2 = *'''Professores:''' Arliones Hoeller e Marcos Moecke *'''Turma:''' 29007 *'''Encontros:''' semanalmente nas t...') |
|||
(Uma revisão intermediária por um outro usuário não está sendo mostrada) | |||
Linha 108: | Linha 108: | ||
*Ernani: Gray Counter | *Ernani: Gray Counter | ||
*Jean: Johnson Counter | *Jean: Johnson Counter | ||
− | *Leonan: LFSR Counter | + | *[[Leonan da Silva Saraiva|Leonan]] : LFSR Counter |
*Thiago Henrique: PWM Counter | *Thiago Henrique: PWM Counter | ||
*Thiago Werner: Ring Counter | *Thiago Werner: Ring Counter | ||
Linha 135: | Linha 135: | ||
* Group 1 (names here): 10.3, 10.4, 11.6 | * Group 1 (names here): 10.3, 10.4, 11.6 | ||
* Group 2 Elton e Thiago Henrique: 10.8, 11.7 | * Group 2 Elton e Thiago Henrique: 10.8, 11.7 | ||
− | * Group 3 Leonan e Thiago Werner: 10.10, 11.5 | + | * Group 3 [[Leonan da Silva Saraiva|Leonan]] e Thiago Werner: 10.10, 11.5 |
{{collapse bottom}} | {{collapse bottom}} | ||
Linha 144: | Linha 144: | ||
== 28/07: Laboratório: Processadores Embarcados (SoC) == | == 28/07: Laboratório: Processadores Embarcados (SoC) == | ||
− | Nesta aula nós seguiremos um tutorial da Altera para construir um System-on-a-Chip (SoC), sintetizando um processador softcore NIOS em uma FPGA e carregando um software nele. | + | Nesta aula nós seguiremos um tutorial da Altera para construir um System-on-a-Chip (SoC), sintetizando um processador softcore NIOS em uma FPGA e carregando um software nele. Nas próximas aulas nós integraremos nossa própria lógica neste processador. Esta arquitetura de sistema deverá ser empregada em todos os trabalhos ao longo do semestre. |
+ | |||
+ | A figura abaixo dá uma visão geral do que iremos implementar: | ||
https://www.altera.com/content/dam/altera-www/global/en_US/images/support/examples/images/nios2-hw-tutorial.gif | https://www.altera.com/content/dam/altera-www/global/en_US/images/support/examples/images/nios2-hw-tutorial.gif |
Edição atual tal como às 11h32min de 18 de dezembro de 2016
EngTel: Dispositivos Lógicos Programáveis II - 2015-2
- Professores: Arliones Hoeller e Marcos Moecke
- Turma: 29007
- Encontros: semanalmente nas terças e quinzenalmente nas quartas às 15:40 no Laboratório de Programação.
- Atendimento Extra-classe:
- Arliones
- Terças das 9:40 às 10:35
- Quintas das 13:30 às 14:25
- Marcos
- Arliones
Plano de Ensino
Cronograma de Atividades
Material das Aulas
Referências Bibliográficas
- Pong P. Chu, RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability. Wiley-IEEE Press, Hoboken, 2006, Pages 1-22, ISBN 0471720925.
- David Money Harris and Sarah L. Harris, Digital Design and Computer Architecture, Morgan Kaufmann, Burlington, 2007, Pages 3-48, ISBN 9780123704979, http://dx.doi.org/10.1016/B978-012370497-9/50002-0.
Notas de aulas
Estas notas de aula são baseadas nas dispobilizadas pelo Prof. Pong P. Chu em [1].
- Lecture 01: Complexity Mangement and the Design of Complex Digital Systems
- Lecture 02: Efficient Design of Combinational Circuits
- Lecture 03: Efficient Design of Sequential Circuits
- Lecture 04: Design of Sequential Circuits: Practice
- Lecture 05: Finite State Machines: Principle and Practice
- Lecture 06: Register Transfer Methodology: Principle
- Lecture 07: Register Transfer Methodology: Practice
- Lecture 08: Hierarchical Design
- [ Lecture 09: Parameterized Design: Principle]
- [ Lecture 10: Parameterized Design: Practice]
- [ Lecture 11: Clock and Synchronization: Principle and Practice]
Recursos de Laboratório
Para uso fora do IFSC dos recursos computacionais com licença educacional, o IFSC disponibiliza para seus alunos o IFSC-CLOUD. Atualmente a forma mais eficiente de acesso é através do Cliente X2GO. O procedimento de instalação/ configuração e uso do Quartus/Modelsim/QSIM está descrito em Acesso ao IFSC-CLOUD#Cliente X2GO (recomendado).
Para a geração de documentação/relatórios técnicos/artigos, está disponibilizada a plataforma Sharelatex do IFSC-CLOUD. Utilize preferencialmente o modelo de artigo no padrão ABNT.
Diário de Aulas
28/07: Laboratório: Processadores Embarcados (SoC)
Nesta aula nós seguiremos um tutorial da Altera para construir um System-on-a-Chip (SoC), sintetizando um processador softcore NIOS em uma FPGA e carregando um software nele. Nas próximas aulas nós integraremos nossa própria lógica neste processador. Esta arquitetura de sistema deverá ser empregada em todos os trabalhos ao longo do semestre.
A figura abaixo dá uma visão geral do que iremos implementar:
Você precisará destes documentos para desenvolver este tutorial:
- Tutorial com pontos importantes destacados.
- Código-base para início do tutorial
- Esquemático da MercurioIV
Recomenda-se seguir este roteiro:
- Analisar e debater figura 1-1 na página 1-2;
- Destacar os requisitos de hardware para o experimento na página 1-3;
- Analisar e debater o fluxo de desenvolvimento de projeto da figura 1-2 na página 1-4;
- Debater as questões de análise de requisitos do sistema na página 1-5;
- Partir para criação do exemplo na página 1-8;
- Seguir tutorial (passos importantes destacados no PDF);
Se o Eclipse SBT do Nios II não inicializar em um sistema Ubuntu 14.04 ou mais recente, você precisa instalar a libGTK2:
sudo apt-get install libgtk2.0-0:i386