Dica: se quiser faça o projeto inteiro para catodo comum (conforme feito em aula) e inverta as saídas com um not
a = (A + C + B D + B'D')'
2 Passo 2 - Obtenção do circuito em VHDL
Uma vez obtidas as expressões lógicas de cada saída, escreva o código VHDL que implemente essas funções, utilizando apenas portas (and, or e not)
-- File: bcd2ssd.vhd-- Autor: Marcos Moecke-- Data: 19 out. 2023-- declaração da entidade. descrição dos nomes do circuito, entradas e saidasentitybcd2ssdisport(bcd_A,bcd_B,bcd_C,bcd_D:inbit;-- bits da entrada BCDled_A,led_B,led_C,led_D:outbit;-- bits da entrada BCDssd_a,ssd_b,ssd_c,ssd_d,ssd_e,ssd_f,ssd_g:outbit);-- bits da saida SSD para o mostradorendentity;-- descrição do circuito a ser implementado no FPGAarchitectureifsc_v1ofbcd2ssdisbegin-- Conectar as entradas aos ledsled_a<=bcd_A;led_b<=-- Descrever as funcoes logicas minimizadas de cada saida SSD-- a = A'B'C'D + B C'D' (função obtida para o display de anodo comum)ssd_a<=((notbcd_A)and(notbcd_B)and(notbcd_C)andbcd_D)or(bcd_Band(notbcd_C)and(notbcd_D));-- b = B C'D + B C D' (função obtida para o display de anodo comum)ssd_b<=endarchitecture;
Fazer a análise e síntese desse circuito. Corrija eventuais erros.
Se desejar realize a simulação com o Modelsim, variando as entradas de 0 a 15. (opcional)
Verifique se os valores das saídas estão corretos para 0 até 9.
Anote os valores das saídas para as entradas entre 10 e 15. Como os valores não foram predeterminados (foi usado o don't care), o mostrador pode acender de forma aleatória.
Para o kit DE2-115, devemos escolher a FAMILY: Cyclone® IV E e o DEVICE: EP4CE115F29C7
Realize a associação dos pinos do FPGA com as portas do circuito. Consulte as Interfaces de entrada e saída da DE2-115 para encontrar o número dos pinos, e complete a tabela abaixo: