Mudanças entre as edições de "SST20707-2014-1"
Ir para navegação
Ir para pesquisar
(→Slides) |
|||
| Linha 14: | Linha 14: | ||
== Apoio Desenvolvimento == | == Apoio Desenvolvimento == | ||
*[http://www.altera.com/education/univ/materials/boards/de2-115/unv-de2-115-board.html Página DE2-115 (Manual, QSF)] | *[http://www.altera.com/education/univ/materials/boards/de2-115/unv-de2-115-board.html Página DE2-115 (Manual, QSF)] | ||
| + | |||
| + | <!-- | ||
| + | <syntaxhighlight lang=text> | ||
| + | killall jtagd | ||
| + | |||
| + | sudo vim /etc/udev/rules.d/51-usbblaster.rules | ||
| + | SUBSYSTEM=="usb", ENV{DEVTYPE}=="usb_device", ATTRS{idVendor}=="09fb", ATTRS{idProduct}=="6001", MODE="0666" | ||
| + | |||
| + | sudo groupadd usbblaster | ||
| + | sudo usermod -a -G usbblaster aluno | ||
| + | sudo usermod -a -G usbblaster root | ||
| + | sudo chown root:usbblaster /etc/udev/rules.d/51-usbblaster.rules | ||
| + | |||
| + | sudo udevadm control --reload-rules | ||
| + | </syntaxhighlight> | ||
| + | |||
| + | *Resolve problema Modelsim | ||
| + | sudo apt-get install gnome-session-fallbac | ||
| + | |||
| + | --> | ||
== Slides == | == Slides == | ||
Edição das 13h47min de 24 de fevereiro de 2014
Síntese de Sistemas de Telecomunicações: Diário de Aula 2014-1
Professor: Roberto de Matos
Encontros: 2ª e 3ª feira às 13:30
Atendimento paralelo: 2ª feira das 15:40 às 17:30.
Assuntos trabalhados
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
Apoio Desenvolvimento
Slides
10/02: Apresentação
- Apresentação do professor.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Apresentação da disciplina: conteúdo, bibliografia e avaliação.
- Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico
11/02: Desenvolvimento com PLDs
- Famílias de Componentes Lógicos Programáveis
- Arquitetura dos FPGAS
- Introdução ao Fluxo de Projeto do Quartus
17/02: Laboratório Quartus
- Fluxo de projeto esquemáticos com Quartus e Modelsim (Porta AND)
- Exercício: Projeto, Simulação e Teste do meio-somador
18/02: Introdução à Linguagem VHDL
- Finalização do fluxo de projeto do Meio somador no Quartus e Modelsim, utilização a entrada de esquemático.
- Apresentação da Linguagem VHDL
- Conceitos de entidade (entity) e arquitetura (architecture)