Mudanças entre as edições de "SST20707-2014-1"
Ir para navegação
Ir para pesquisar
(Criou página com '= Síntese de Sistemas de Telecomunicações: Diário de Aula 2014-1 = '''Professor:''' Roberto de Matos <br>'''Encontros:''' 2ª e 3ª feira às 13:30 <br>'''Atendimento pa...') |
(→Slides) |
||
| Linha 17: | Linha 17: | ||
== Slides == | == Slides == | ||
*[[Media:Sst-intro.pdf|Slides de Introdução]] | *[[Media:Sst-intro.pdf|Slides de Introdução]] | ||
| − | + | *[[Media:Sst-lab1_esquematico_fluxo_quartus.pdf|Fluxo de Projeto Quartus]] | |
= 10/02: Apresentação = | = 10/02: Apresentação = | ||
Edição das 13h37min de 17 de fevereiro de 2014
Síntese de Sistemas de Telecomunicações: Diário de Aula 2014-1
Professor: Roberto de Matos
Encontros: 2ª e 3ª feira às 13:30
Atendimento paralelo: 2ª feira das 15:40 às 17:30.
Assuntos trabalhados
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
Apoio Desenvolvimento
Slides
10/02: Apresentação
- Apresentação do professor.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Apresentação da disciplina: conteúdo, bibliografia e avaliação.
- Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico