Mudanças entre as edições de "SST20707-2013-2"
Ir para navegação
Ir para pesquisar
Linha 15: | Linha 15: | ||
== Apoio Desenvolvimento == | == Apoio Desenvolvimento == | ||
*[http://www.altera.com/education/univ/materials/boards/de2-115/unv-de2-115-board.html Página DE2-115 (Manual, QSF)] | *[http://www.altera.com/education/univ/materials/boards/de2-115/unv-de2-115-board.html Página DE2-115 (Manual, QSF)] | ||
+ | |||
+ | <syntaxhighlight lang=text> | ||
+ | killall jtagd | ||
+ | |||
+ | sudo vim /etc/udev/rules.d/51-usbblaster.rules | ||
+ | SUBSYSTEM=="usb", ENV{DEVTYPE}=="usb_device", ATTRS{idVendor}=="09fb", ATTRS{idProduct}=="6001", MODE="0666" | ||
+ | |||
+ | sudo groupadd usbblaster | ||
+ | sudo usermod -a -G usbblaster aluno | ||
+ | sudo usermod -a -G usbblaster root | ||
+ | sudo chown root:usbblaster /etc/udev/rules.d/51-usbblaster.rules | ||
+ | |||
+ | sudo udevadm control --reload-rules | ||
+ | </syntaxhighlight> | ||
+ | |||
+ | |||
== Slides == | == Slides == |
Edição das 08h48min de 3 de setembro de 2013
Síntese de Sistemas de Telecomunicações: Diário de Aula 2013-2
Professor: Roberto de Matos
Encontros: 3ª feira 9:40 e 6ª feira 7:30
Atendimento paralelo: 4ª feira das 13:30 às 15:20.
Assuntos trabalhados
- Introdução aos dispositivos lógicos programáveis
- Introdução à tecnologia FPGA
- Introdução a linguagem VHDL
Apoio Desenvolvimento
killall jtagd
sudo vim /etc/udev/rules.d/51-usbblaster.rules
SUBSYSTEM=="usb", ENV{DEVTYPE}=="usb_device", ATTRS{idVendor}=="09fb", ATTRS{idProduct}=="6001", MODE="0666"
sudo groupadd usbblaster
sudo usermod -a -G usbblaster aluno
sudo usermod -a -G usbblaster root
sudo chown root:usbblaster /etc/udev/rules.d/51-usbblaster.rules
sudo udevadm control --reload-rules
Slides
1ª Aula: Apresentação
- Apresentação do professor.
- Apresentação dos alunos: Nome, perfil, preferências, etc.
- Apresentação da disciplina: conteúdo, bibliografia e avaliação.
- Aula Introdutória:
- Por que dispositivos lógicos programáveis?
- Histórico
2ª Aula: Desenvolvimento com PLDs
- Famílias de Componentes Lógicos Programáveis
- Arquitetura dos FPGAS
- Introdução ao Fluxo de Projeto do Quartus
3ª Aula: Laboratório Quartus
- Fluxo de projeto esquemáticos com Quartus e Modelsim (Porta AND)
- Exercício: Projeto, Simulação e Teste do meio-somador
4ª Aula: Introdução à Linguagem VHDL
- Finalização do fluxo de projeto do Meio somador no Quartus e Modelsim, utilização a entrada de esquemático.
- Apresentação da Linguagem VHDL
- Conceitos de entidade (entity) e arquitetura (architecture)
5ª Aula: Projetando com VHDL
- Estudo de caso: Meio Somador em VHDL
- Exercício: Manipulação do LCD utilizando VHDL