Mudanças entre as edições de "PROJETO FINAL - Grupo 2 - SST"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 17: Linha 17:
 
==VHDL==
 
==VHDL==
 
;Descrição:
 
;Descrição:
*O relógio possui 2 estados: st0 e st1. O estado st0 é responsável por realizar a contagem do relógio, e permite que sua contagem seja resetada. O estado st1 é responsável pelo ajuste do relógio, quando há a troca de estado, este mantém o relógio parado e através de 3 entradas é ´possível alterar a hora, o minuto e o segundo.  
+
*O relógio possui 2 estados: st0 e st1. O estado st0 é responsável por realizar a contagem do relógio e permite que sua contagem seja resetada. O estado st1 é responsável pelo ajuste do relógio, quando há a troca de estado, este mantém o relógio parado e através de 3 entradas é possível alterar a hora, o minuto e o segundo.  
 
*As saídas são exibidas em 6 display de 7-segmentos.
 
*As saídas são exibidas em 6 display de 7-segmentos.
 
*O código possui 2 processos: síncrono e combinacional.
 
*O código possui 2 processos: síncrono e combinacional.
**O primeiro processo define a troca dos estados, que estão atrelados a entrada "Estado" (que está na lista de sensibilidade do process), quando a entrada "Estado" é '0', assume-se st0(Contando), quando a entrada "Estado" é '1' assume-se st1(ajustando). O segundo processo
+
**O primeiro processo define a troca dos estados, que estão atrelados a entrada "Estado" (presente na lista de sensibilidade deste process), quando a entrada "Estado" é '0', assume-se st0 (Contando), quando a entrada "Estado" é '1' assume-se st1 (ajustando).
 
**O segundo processo define os estados st0 e st1 através de instruções de seleção (case/when). Possui na lista de sensibilidade o clock, reset e os botões de ajuste de hora/minuto/segundo.
 
**O segundo processo define os estados st0 e st1 através de instruções de seleção (case/when). Possui na lista de sensibilidade o clock, reset e os botões de ajuste de hora/minuto/segundo.
 
*A transição entre os estados "Contando" e "Ajustando" são independentes.
 
*A transição entre os estados "Contando" e "Ajustando" são independentes.

Edição das 20h08min de 15 de junho de 2015

Projeto Final - Grupo 2

Alunos: Kamila, Leonardo Oliveira e Renan;

Diagrama de Estados

Diag estados.png

Formas de onda

  • Exemplo da forma de onda sem as saídas dos display para visualização em Decimal:

Wave relogioDigital.png

Pinagem DE2-115

Pinagem relogioDigital.png


VHDL

Descrição
  • O relógio possui 2 estados: st0 e st1. O estado st0 é responsável por realizar a contagem do relógio e permite que sua contagem seja resetada. O estado st1 é responsável pelo ajuste do relógio, quando há a troca de estado, este mantém o relógio parado e através de 3 entradas é possível alterar a hora, o minuto e o segundo.
  • As saídas são exibidas em 6 display de 7-segmentos.
  • O código possui 2 processos: síncrono e combinacional.
    • O primeiro processo define a troca dos estados, que estão atrelados a entrada "Estado" (presente na lista de sensibilidade deste process), quando a entrada "Estado" é '0', assume-se st0 (Contando), quando a entrada "Estado" é '1' assume-se st1 (ajustando).
    • O segundo processo define os estados st0 e st1 através de instruções de seleção (case/when). Possui na lista de sensibilidade o clock, reset e os botões de ajuste de hora/minuto/segundo.
  • A transição entre os estados "Contando" e "Ajustando" são independentes.
  • A saída de ambos os estados obedecem o princípio da Máquina de Mealy, onde as saídas dependem do estado atual e também das entradas.
Código