Contribuições do(a) usuário(a)
Ir para navegação
Ir para pesquisar
- 16h13min de 5 de abril de 2019 dif his +85 STE29008-2019-1
- 15h26min de 5 de abril de 2019 dif his +71 STE29008-2019-1 →03/04/2019 – Classe GPIO
- 17h11min de 4 de abril de 2019 dif his -11 MIC29004-2019-1 →Aula 04/04/2019: Arquitetura e Organização do BIP II
- 17h10min de 4 de abril de 2019 dif his 0 MIC29004-2019-1 →Aula 03/04/2019: Montar assembly do BIP
- 17h03min de 4 de abril de 2019 dif his +155 MIC29004-2019-1 →Aula 03/04/2019: Montar assembly do BIP
- 16h43min de 3 de abril de 2019 dif his 0 MIC29004-2019-1 →Aula 03/04/2019: Montar assembly do BIP
- 16h43min de 3 de abril de 2019 dif his +100 MIC29004-2019-1 →Aula 03/04/2019: Montar assembly do BIP
- 15h41min de 3 de abril de 2019 dif his +220 MIC29004-2019-1 →Aula 27/03/2019: Organização do BIP
- 13h47min de 3 de abril de 2019 dif his +33 STE29008-2019-1 →27/03/2019 – Auxílio Atividade (Interrupção)
- 10h47min de 1 de abril de 2019 dif his 0 DLP29007-2019-1 →Aula 01/04/2019 – Eficiência de Circuitos Combinacionais
- 09h38min de 1 de abril de 2019 dif his +21 DLP29007-2019-1
- 08h04min de 1 de abril de 2019 dif his -3 DLP29007-2019-1 →Aula 01/04/2019 – Eficiência de Circuitos Combinacionais
- 07h46min de 1 de abril de 2019 dif his +420 DLP29007-2019-1 →Aula 25/03/2019 – Síntese do VHDL (cont.)
- 12h45min de 28 de março de 2019 dif his +353 DLP29007-2019-1 →Dispositivos Lógicos Programáveis 2
- 11h17min de 28 de março de 2019 dif his +2 PJI29006-2019-1 →Aula 25/03/2019: Avaliação do Andamento (Casos de Uso do SS)
- 10h47min de 28 de março de 2019 dif his +533 PJI29006-2019-1 →Aula 25/03/2019: Avaliação do Andamento (Casos de Uso do SS)
- 15h22min de 27 de março de 2019 dif his +30 MIC29004-2019-1 →Aula 27/03/2019: Organização do BIP
- 15h21min de 27 de março de 2019 dif his +43 MIC29004-2019-1 →Aula 21/03/2019: Organização do BIP
- 15h16min de 27 de março de 2019 dif his +11 STE29008-2019-1 →27/03/2019 – Auxílio Atividade (Interrupção)
- 19h54min de 24 de março de 2019 dif his 0 DLP29007-2019-1 →Aula 18/03/2019 – Síntese do VHDL (cont.)
- 15h34min de 22 de março de 2019 dif his +168 STE29008-2019-1 →20/03/2019 – Auxílio Atividade (Serial)
- 18h52min de 21 de março de 2019 dif his +27 Manual para computadores(Linux) da instituição administrados pelos usuários →Configuração para OSX (Apple)
- 18h51min de 21 de março de 2019 dif his +1 Manual para computadores(Linux) da instituição administrados pelos usuários →Configuração para OSX (Apple)
- 18h50min de 21 de março de 2019 dif his +15 Manual para computadores(Linux) da instituição administrados pelos usuários →Configuração para OSX (Apple)
- 15h50min de 21 de março de 2019 dif his -11 MIC29004-2019-1 →Aula 20/03/2019: Arquitetura do BIP
- 15h13min de 21 de março de 2019 dif his +484 Manual para computadores(Linux) da instituição administrados pelos usuários
- 15h07min de 20 de março de 2019 dif his -7 STE29008-2019-1 →Desenvolvimento:
- 15h02min de 20 de março de 2019 dif his -12 STE29008-2019-1 →Desenvolvimento:
- 15h01min de 20 de março de 2019 dif his +2 STE29008-2019-1 →Desenvolvimento:
- 15h01min de 20 de março de 2019 dif his +514 STE29008-2019-1 →Desenvolvimento:
- 14h48min de 20 de março de 2019 dif his +118 Eclipse AVR-LIBC →Passo a Passo
- 14h45min de 20 de março de 2019 dif his -1 m Eclipse AVR-LIBC
- 14h44min de 20 de março de 2019 dif his +14 Eclipse AVR-LIBC →Iniciando um projeto no Eclipse usando o AVR Plugin =
- 14h44min de 20 de março de 2019 dif his +2 124 N Eclipse AVR-LIBC Criou página com '= Iniciando um projeto no Eclipse usando o AVR Plugin == * Guia desenvolvido pelo aluno '''Mario André Lehmkuhl de Abreu''' * Processador ATMEGA2560 (Arduino Mega) ==Passo a Pa...'
- 14h39min de 20 de março de 2019 dif his +76 STE29008-2019-1 →Desenvolvimento:
- 11h36min de 20 de março de 2019 dif his +1 064 STE29008-2019-1 →08/03/2019 – Usando C++
- 10h44min de 20 de março de 2019 dif his +79 MIC29004-2019-1 →Aula 07/03/2019: Introdução a Arquitetura e Organização de Computadores
- 11h01min de 15 de março de 2019 dif his +955 PJI29006-2019-1 →Aula 25/03/2019: Avaliação do Andamento (Casos de Uso do SS)
- 10h59min de 15 de março de 2019 dif his +112 PJI29006-2019-1 →Próximas Atividades
- 10h57min de 15 de março de 2019 dif his -36 PJI29006-2019-1 →Próximas Atividades
- 10h47min de 15 de março de 2019 dif his +981 PJI29006-2019-1 →Aula 11/03/2019: Apresentação UC do SR
- 10h41min de 15 de março de 2019 dif his +1 113 PJI29006-2019-1 →Aula 11/03/2019: Apresentação UC do SR
- 10h37min de 15 de março de 2019 dif his +590 PJI29006-2019-1 →Aula 11/03/2019: Apresentação UC do SR
- 10h34min de 15 de março de 2019 dif his -24 PJI29006-2019-1 →Aula 06/03/2019: Aula Extra
- 10h32min de 15 de março de 2019 dif his +707 PJI29006-2019-1 →Aula 06/03/2019: Aula Extra
- 10h13min de 15 de março de 2019 dif his +77 DLP29007-2019-1 →Aula 15/03/2019 – Síntese do VHDL
- 10h12min de 15 de março de 2019 dif his +194 DLP29007-2019-1 →Aula 15/03/2019 – Síntese do VHDL
- 07h47min de 15 de março de 2019 dif his +199 DLP29007-2019-1 →Aula 15/03/2019 – Prática Signal Tap
- 07h46min de 15 de março de 2019 dif his +100 DLP29007-2019-1 →Aula 11/03/2019 – Prática Signal Tap
- 14h28min de 11 de março de 2019 dif his +224 PJI29006-2019-1 →Aula 25/02/2019: Seminários
- 09h59min de 11 de março de 2019 dif his +123 DLP29007-2019-1 →Aula 11/03/2019 – Prática Signal Tap
- 09h52min de 11 de março de 2019 dif his +160 DLP29007-2019-1 →Aula 28/02/2019 – Tempos de Propagação e Logic Lock (cont.)
- 16h49min de 8 de março de 2019 dif his +7 STE29008-2019-1 →Desenvolvimento:
- 15h58min de 8 de março de 2019 dif his +14 STE29008-2019-1
- 15h14min de 8 de março de 2019 dif his +47 STE29008-2019-1 →GCC, avr-libc
- 15h10min de 8 de março de 2019 dif his -3 STE29008-2019-1 →GCC, avr-libc
- 15h09min de 8 de março de 2019 dif his -9 STE29008-2019-1 →GCC, avr-libc
- 15h09min de 8 de março de 2019 dif his 0 STE29008-2019-1 →GCC, avr-libc
- 15h09min de 8 de março de 2019 dif his +263 STE29008-2019-1 →GCC, avr-libc
- 14h51min de 8 de março de 2019 dif his +230 STE29008-2019-1
- 14h48min de 8 de março de 2019 dif his +15 STE29008-2018-2
- 14h39min de 8 de março de 2019 dif his +1 932 STE29008-2019-1 →01/03/2019 – Interrupções
- 14h35min de 8 de março de 2019 dif his +2 STE29008-2019-1 →01/03/2019 – Interrupções
- 14h33min de 8 de março de 2019 dif his +213 STE29008-2019-1 →01/03/2019 – Interrupções
- 01h55min de 7 de março de 2019 dif his 0 MIC29004-2019-1 →Aula 07/03/2019: Introdução a Arquitetura e Organização de Computadores
- 01h55min de 7 de março de 2019 dif his +8 MIC29004-2019-1 →Aula 07/03/2019: Introdução a Arquitetura e Organização de Computadores
- 01h55min de 7 de março de 2019 dif his +776 MIC29004-2019-1 →Aula 07/03/2019: Introdução a Arquitetura e Organização de Computadores
- 01h43min de 7 de março de 2019 dif his +101 MIC29004-2019-1 →Aula 07/03/2019: Introdução a Arquitetura e Organização de Computadores
- 01h41min de 7 de março de 2019 dif his -13 MIC29004-2019-1 →Aula 07/03/2019: Introdução a Arquitetura e Organização de Computadores
- 01h35min de 7 de março de 2019 dif his +672 MIC29004-2019-1
- 01h08min de 7 de março de 2019 dif his -2 MIC29004-2014-2 →Material atual
- 23h48min de 6 de março de 2019 dif his -13 MIC29004-2019-1 →Aula 06/03/2019: Tipos de Memória
- 23h48min de 6 de março de 2019 dif his +2 MIC29004-2019-1 →Aula 06/03/2019: Tipos de Memória
- 23h48min de 6 de março de 2019 dif his -12 MIC29004-2019-1 →Aula 06/03/2019: Tipos de Memória
- 23h46min de 6 de março de 2019 dif his 0 MIC29004-2019-1
- 23h43min de 6 de março de 2019 dif his +2 MIC29004-2019-1
- 23h42min de 6 de março de 2019 dif his +89 MIC29004-2019-1 →Listas de Exercício
- 23h40min de 6 de março de 2019 dif his +81 MIC29004-2019-1 →Microprocessadores: Diário de Aula 2019-1
- 23h40min de 6 de março de 2019 dif his 0 MIC29004-2019-1 →Aula 06/03/2019: Tipos de Memória
- 23h40min de 6 de março de 2019 dif his +81 MIC29004-2019-1 →Aula 06/03/2019: Tipos de Memória
- 23h07min de 6 de março de 2019 dif his +1 444 MIC29004-2019-1 →Aula 06/03/2019: Tipos de Memória
- 22h25min de 6 de março de 2019 dif his +13 MIC29004-2019-1
- 22h25min de 6 de março de 2019 dif his +6 MIC29004-2019-1 →Aula 06/03/2019: Tipos de Memória
- 12h46min de 6 de março de 2019 dif his +143 MIC29004-2019-1 →Aula 06/03/2019: Tipos de Memória
- 12h46min de 6 de março de 2019 dif his +174 MIC29004-2019-1 →Aula 27/02/2019: Laboratório de Memória - Associação (cont.)
- 17h16min de 1 de março de 2019 dif his 0 STE29008-2019-1
- 15h49min de 1 de março de 2019 dif his 0 STE29008-2019-1 →29/02/2019 – Interrupções
- 07h38min de 1 de março de 2019 dif his +2 DLP29007-2019-1 →Aula 28/02/2019 – Tempos de Propagação e Logic Lock (cont.)
- 23h52min de 28 de fevereiro de 2019 dif his 0 DLP29007-2019-1 →Aula 28/02/2019 – Tempos de Propagação e Logic Lock (cont.)
- 23h51min de 28 de fevereiro de 2019 dif his +16 Uso de Logic Lock para definir a área a ser ocupada pelo circuito atual
- 23h47min de 28 de fevereiro de 2019 dif his +54 Uso de Logic Lock para definir a área a ser ocupada pelo circuito →Referências externas
- 22h47min de 28 de fevereiro de 2019 dif his -66 STE29008-2019-1 →29/02/2019 – Interrupções
- 22h47min de 28 de fevereiro de 2019 dif his +632 STE29008-2019-1 →27/02/2019 – ADC
- 22h41min de 28 de fevereiro de 2019 dif his +368 DLP29007-2019-1 →25/02/2019 – Tempos de Propagação e Logic Lock
- 16h04min de 27 de fevereiro de 2019 dif his -1 MIC29004-2019-1 →Aula 21/02/2019: Laboratório de Memória - Associação
- 15h51min de 27 de fevereiro de 2019 dif his +71 MIC29004-2019-1 →Aula 21/02/2019: Laboratório de Memória - Associação
- 15h13min de 27 de fevereiro de 2019 dif his +35 ESTE: Analog-to-Digital Converter (ADC) and Sensor Reading →Pseudo code atual
- 13h56min de 27 de fevereiro de 2019 dif his 0 STE29008-2019-1 →27/02/2019 – ADC
- 13h56min de 27 de fevereiro de 2019 dif his +66 STE29008-2019-1 →27/02/2019 – ADC
- 13h54min de 27 de fevereiro de 2019 dif his +26 STE29008-2019-1 →27/02/20189 – ADC (cont.)
- 13h39min de 27 de fevereiro de 2019 dif his +104 STE29008-2019-1 →27/02/20189 – ADC (cont.)
- 13h36min de 27 de fevereiro de 2019 dif his +158 STE29008-2019-1 →22/02/2018 – Experimento UART
- 16h18min de 26 de fevereiro de 2019 dif his +40 Roberto de Matos →Orientações
- 03h07min de 25 de fevereiro de 2019 dif his +219 DLP29007-2019-1 →Aula 18/02/2019 – Complexidade e Projeto de Sistemas Digitais
- 00h01min de 25 de fevereiro de 2019 dif his 0 Corpo docente da área de Telecomunicações
- 00h01min de 25 de fevereiro de 2019 dif his -61 Corpo docente da área de Telecomunicações
- 17h20min de 24 de fevereiro de 2019 dif his +268 Roberto de Matos
- 17h12min de 24 de fevereiro de 2019 dif his -1 Roberto de Matos →Orientações
- 17h12min de 24 de fevereiro de 2019 dif his +191 Roberto de Matos →Orientações
- 17h08min de 24 de fevereiro de 2019 dif his +51 Roberto de Matos
- 16h34min de 22 de fevereiro de 2019 dif his -1 STE29008-2019-1 →22/02/2018 – Experimento UART
- 16h33min de 22 de fevereiro de 2019 dif his +97 STE29008-2019-1
- 15h34min de 22 de fevereiro de 2019 dif his 0 STE29008-2019-1 →08/08/2018 – Experimento UART
- 15h33min de 22 de fevereiro de 2019 dif his -2 STE29008-2019-1 →08/08/2018 – Lab. Arduino: UART
- 15h33min de 22 de fevereiro de 2019 dif his -3 STE29008-2019-1 →20/02/2019 – Lab. Arduino: GPIO
- 15h32min de 22 de fevereiro de 2019 dif his +237 STE29008-2019-1 →20/02/2019 – Introdução
- 15h20min de 21 de fevereiro de 2019 dif his +312 MIC29004-2019-1 →Aula 21/02/2019: Laboratório de Memória - Associação
- 15h14min de 21 de fevereiro de 2019 dif his -26 MIC29004-2019-1 →Experimento 1 - Acesso a memória RAM de 2K x 8 bits
- 15h12min de 21 de fevereiro de 2019 dif his -1 MIC29004-2019-1 →Aula 21/02/2019: Laboratório de Memória - Associação
- 15h12min de 21 de fevereiro de 2019 dif his +9 MIC29004-2019-1 →Aula 21/02/2019: Laboratório de Memória - Associação
- 15h12min de 21 de fevereiro de 2019 dif his +593 MIC29004-2019-1 →Aula 20/02/2019: Introdução sobre Memória (cont.)
- 15h40min de 20 de fevereiro de 2019 dif his +2 MIC29004-2019-1 →Experimento 1 - Acesso a memória RAM de 2K x 8 bits
- 15h37min de 20 de fevereiro de 2019 dif his +2 417 MIC29004-2019-1 →Aula 14/02/2019: Introdução sobre Memória
- 13h43min de 20 de fevereiro de 2019 dif his +34 STE29008-2019-1 →15/02/2019 – Introdução
- 15h26min de 18 de fevereiro de 2019 dif his +2 536 PJI29006-2019-1 →Diário de Aulas
- 15h17min de 18 de fevereiro de 2019 dif his -2 PJI29006-2019-1
- 15h16min de 18 de fevereiro de 2019 dif his +817 PJI29006-2019-1 →Página dos Grupos
- 15h16min de 18 de fevereiro de 2019 dif his -817 PJI29006-2019-1 →Aula 18/02/2019: Apresentação da Disciplina
- 15h01min de 18 de fevereiro de 2019 dif his +59 PJI29006-2019-1 →Aula 18/02/2019: Apresentação da Disciplina
- 14h55min de 18 de fevereiro de 2019 dif his +443 PJI29006-2019-1 →Aula 18/02/2019: Apresentação da Disciplina
- 14h37min de 18 de fevereiro de 2019 dif his +126 PJI29006-2019-1
- 13h39min de 18 de fevereiro de 2019 dif his +1 PJI29006-2019-1
- 13h38min de 18 de fevereiro de 2019 dif his 0 PJI2-EngTel (página) Redirecionando para PJI29006-2019-1
- 13h35min de 18 de fevereiro de 2019 dif his +2 078 N PJI29006-2019-1 Criou página com 'Dados da Disciplina= *'''Tutores:''' Roberto de Matos *'''Encontros:''' Segundas 13:30h no Laboratório de Redes *Informações da disciplina *[[PJI2-EngTel ...'
- 09h47min de 18 de fevereiro de 2019 dif his +328 DLP29007-2019-1 →Aula 27/07/2018 – Apresentação
- 14h46min de 15 de fevereiro de 2019 dif his +441 STE29008-2019-1 →13/02/2019 – Apresentação
- 06h39min de 15 de fevereiro de 2019 dif his +65 DLP2-EngTel (página) →Material de aula
- 06h36min de 15 de fevereiro de 2019 dif his 0 DLP2-EngTel (página) →Material de aula
- 06h29min de 15 de fevereiro de 2019 dif his +124 DLP29007-2019-1 →Dispositivos Lógicos Programáveis 2
- 06h29min de 15 de fevereiro de 2019 dif his +230 N DLP29007-2019-1 Criou página com '= Dispositivos Lógicos Programáveis 2 = *'''Professor:''' Roberto de Matos * Horário das aulas e atendimento paralelo...'
- 15h05min de 14 de fevereiro de 2019 dif his +5 Engenharia de Telecomunicações 4ª Fase
- 10h46min de 14 de fevereiro de 2019 dif his +396 MIC29004-2019-1
- 10h43min de 14 de fevereiro de 2019 dif his +365 N MIC29004-2019-1 Criou página com '= Microprocessadores: Diário de Aula 2014-2 = *'''Professor:''' Roberto de Matos *'''Encontros:''' 4ª e 5ª feira às 15:40h * [[MIC-EngTel_(Plano_de_Ensino) |Plano de Ens...'
- 10h40min de 14 de fevereiro de 2019 dif his 0 MIC-EngTel (página) Redirecionando para MIC29004-2019-1
- 10h40min de 14 de fevereiro de 2019 dif his +5 Engenharia de Telecomunicações (páginas das disciplinas) atual
- 10h37min de 14 de fevereiro de 2019 dif his +3 589 Cronograma de atividades (MIC-EngTel)
- 08h49min de 14 de fevereiro de 2019 dif his -5 Cronograma de atividades (MIC-EngTel)
- 08h48min de 14 de fevereiro de 2019 dif his +1 102 MIC-EngTel (Plano de Ensino)
- 14h56min de 13 de fevereiro de 2019 dif his -505 MIC-EngTel (Plano de Ensino)
- 14h54min de 13 de fevereiro de 2019 dif his -1 001 MIC-EngTel (Plano de Ensino)
- 14h53min de 13 de fevereiro de 2019 dif his +1 004 MIC-EngTel (Plano de Ensino) Desfeita a edição 154125 de Roberto.matos (Discussão)
- 14h53min de 13 de fevereiro de 2019 dif his -1 004 MIC-EngTel (Plano de Ensino)
- 12h45min de 13 de fevereiro de 2019 dif his +390 N STE29008-2019-1 Criou página com '= Sistemas Embarcados = *'''Professor:''' Roberto de Matos *'''Encontros:''' quartas às 13:30h e sextas às 15:40h no Laboratório CAD 1. *[[STE-EngTel_(Plano_de_Ensino)| ...'
- 12h44min de 13 de fevereiro de 2019 dif his 0 STE-EngTel (página) Redirecionando para STE29008-2019-1
- 22h16min de 20 de dezembro de 2018 dif his 0 Especial:Badtitle/NS142:Testes PTP
- 22h14min de 20 de dezembro de 2018 dif his 0 Especial:Badtitle/NS142:Testes PTP
- 22h14min de 20 de dezembro de 2018 dif his 0 Especial:Badtitle/NS142:Testes PTP →Testes com o protocolo iPoll
- 22h13min de 20 de dezembro de 2018 dif his 0 Especial:Badtitle/NS142:Testes PTP →Testes com o protocolo iPoll
- 22h13min de 20 de dezembro de 2018 dif his 0 Especial:Badtitle/NS142:Testes PTP →Testes com o protocolo iPoll
- 22h13min de 20 de dezembro de 2018 dif his 0 Especial:Badtitle/NS142:Testes PTP
- 22h11min de 20 de dezembro de 2018 dif his 0 Especial:Badtitle/NS142:Testes PTP →Testes com o protocolo PTP/PTMP
- 21h11min de 19 de dezembro de 2018 dif his +49 PJI29006-2018-2 →Dados da Disciplina atual
- 21h03min de 19 de dezembro de 2018 dif his 0 N Arquivo:Notas pji2 2018-2.pdf atual
- 16h48min de 19 de dezembro de 2018 dif his 0 STE29008-2018-2 →(09/09/2018) – Aula cancelada
- 14h51min de 30 de novembro de 2018 dif his +187 DLP29007-2018-2
- 08h17min de 31 de outubro de 2018 dif his -5 STE29008-2018-2 →(03/10/2018) – Classe Interrupção Externa
- 08h12min de 31 de outubro de 2018 dif his +39 STE29008-2018-2 →Definição A3
- 16h54min de 5 de outubro de 2018 dif his +1 165 DLP29007-2018-2 →Aula 15 (01/10/2018) – Eficiência de Circuitos Sequenciais (cont.)
- 16h00min de 21 de setembro de 2018 dif his +247 DLP29007-2018-2 →Aula 10 (14/09/2018) – Eficiência de Circuitos Combinacionais
- 07h45min de 5 de setembro de 2018 dif his +347 STE29008-2018-2 →(27/08/2018) – Usando C++
- 10h54min de 29 de agosto de 2018 dif his +58 STE29008-2018-2 →Mudança de nível de abstração
- 10h52min de 29 de agosto de 2018 dif his +53 STE29008-2018-2 →Mudança de nível de abstração
- 10h51min de 29 de agosto de 2018 dif his 0 N Arquivo:Portas arduino MEGA.png atual
- 21h11min de 26 de agosto de 2018 dif his 0 N Arquivo:Io registers address 2560.png atual
- 21h10min de 26 de agosto de 2018 dif his +5 STE29008-2018-2 →ATmega2560: I/O Ports
- 21h05min de 26 de agosto de 2018 dif his 0 STE29008-2018-2 →ATmega328p: I/O Ports
- 21h04min de 26 de agosto de 2018 dif his +14 STE29008-2018-2 →ATmega328p: I/O Ports
- 20h56min de 26 de agosto de 2018 dif his +24 STE29008-2018-2 →Atividade
- 20h54min de 26 de agosto de 2018 dif his 0 STE29008-2018-2 →(22/08/2018) – Interrupções
- 20h52min de 26 de agosto de 2018 dif his +1 STE29008-2018-2 →Atividade
- 20h50min de 26 de agosto de 2018 dif his +645 STE29008-2018-2 →Prática
- 20h45min de 26 de agosto de 2018 dif his +1 383 STE29008-2018-2 →(22/08/2018) – Interrupções
- 20h47min de 24 de agosto de 2018 dif his +63 ELD11101-2018-2
- 13h27min de 20 de agosto de 2018 dif his +85 DLP29007-2018-2 →Aula 5 (17/08/2018) – Tempos de Propagação (cont.) e Complexidade
- 07h39min de 20 de agosto de 2018 dif his +49 STE29008-2018-2
- 16h52min de 15 de agosto de 2018 dif his 0 ELD11101-2018-2 →Aula 3 (10/08/2018) – Conversão de Base (cont.)
- 16h52min de 15 de agosto de 2018 dif his +100 ELD11101-2018-2 →Aula 3 (10/08/2018) – Conversão de Base (cont.)
- 16h52min de 15 de agosto de 2018 dif his -1 ELD11101-2018-2 →Aula 2 (03/08/2018) – Sistemas de numeração e Conversão para Decimal
- 10h51min de 15 de agosto de 2018 dif his +31 PJI29006-2018-2 →AULA 3 - Dia 13/08/2018: Verificação do Andamento
- 10h44min de 15 de agosto de 2018 dif his +3 484 PJI29006-2018-2 →AULA 3 - Dia 13/08/2018
- 07h41min de 15 de agosto de 2018 dif his +312 STE29008-2018-2 →Aula 5 (13/08/2018) – ADC
- 07h29min de 15 de agosto de 2018 dif his +119 ESTE: Pulse Width Modulation (PWM) →References atual
- 07h27min de 13 de agosto de 2018 dif his 0 STE29008-2018-2 →Aula 4 (13/08/2018) – ADC
- 07h26min de 13 de agosto de 2018 dif his -39 STE29008-2018-2 →Aula 3 (06/08/2018) – Desenvolvimento Sistemas Embarcados - GPIO
- 07h26min de 13 de agosto de 2018 dif his +294 STE29008-2018-2 →Aula 4 (08/08/2018) – Desenvolvimento Sistemas Embarcados - UART
- 20h01min de 10 de agosto de 2018 dif his +1 ELD11101-2018-2 →Eletrônica Digital
- 20h01min de 10 de agosto de 2018 dif his +34 ELD11101-2018-2 →Eletrônica Digital
- 15h13min de 10 de agosto de 2018 dif his +6 ELD11101-2018-2 →Aula 3 (10/08/2018) – Conversão de Base 2
- 15h12min de 10 de agosto de 2018 dif his +227 ELD11101-2018-2 →Aula 3 (10/08/2018) – Conversão de Decimal
- 14h37min de 10 de agosto de 2018 dif his +221 DLP29007-2018-2 →Aula 3 (06/08/2018) – Complexidade e Projeto de Sistemas Digitais (cont.)
- 07h28min de 8 de agosto de 2018 dif his +287 STE29008-2018-2 →Aula 3 (06/08/2018) – Desenvolvimento Sistemas Embarcados
- 11h30min de 6 de agosto de 2018 dif his -27 PJI29006-2018-2 →Levantamento de Requisitos
- 11h28min de 6 de agosto de 2018 dif his -2 PJI29006-2018-2 →Levantamento de Requisitos
- 11h28min de 6 de agosto de 2018 dif his -4 PJI29006-2018-2 →Levantamento de Requisitos
- 11h13min de 6 de agosto de 2018 dif his +105 PJI29006-2018-2
- 11h06min de 6 de agosto de 2018 dif his +29 PJI29006-2018-2 →AULA 2 - Dia 06/08/2018
- 10h56min de 6 de agosto de 2018 dif his +170 PJI29006-2018-2 →AULA 2 - Dia 06/08/2018
- 10h44min de 6 de agosto de 2018 dif his +89 PJI29006-2018-2 →AULA 2 - Dia 06/08/2018
- 10h42min de 6 de agosto de 2018 dif his +2 400 PJI29006-2018-2 →AULA 2 - Dia 06/08/2018
- 08h08min de 6 de agosto de 2018 dif his +74 STE29008-2018-2 →Aula 3 (06/08/2018) – Desenvolvimento Sistemas Embarcados
- 20h29min de 3 de agosto de 2018 dif his +4 ELD11101-2018-2 →Aula 2 (03/08/2018) – Sistemas de numeração e Conversão para Decimal
- 20h28min de 3 de agosto de 2018 dif his +69 ELD11101-2018-2 →Aula 2 (03/08/2018) – Sistemas de numeração e Conversão para Decimal
- 20h03min de 3 de agosto de 2018 dif his +101 ELD11101-2018-2 →Aula 2 (03/08/2018) – Sistemas de numeração e Conversão para Decimal
- 18h55min de 3 de agosto de 2018 dif his +883 ELD11101-2018-2 →Aula 2 (03/08/2018) – Sistemas de numeração
- 18h03min de 3 de agosto de 2018 dif his +82 ELD11101-2018-2 →Aula 1 (27/07/2018) – Apresentação da Disciplina
- 17h50min de 3 de agosto de 2018 dif his +14 ELD11101-2018-2 →Aula 1 (27/07/2018) – Apresentação da Disciplina
- 15h25min de 3 de agosto de 2018 dif his +451 DLP29007-2018-2 →Dispositivos Lógicos Programáveis 2
- 09h28min de 1 de agosto de 2018 dif his +76 STE29008-2018-2 →Aula 2 (01/08/2018) – Apresentação
- 19h49min de 31 de julho de 2018 dif his -15 STE29008-2018-2 →Aula 2 (01/08/2018) – Apresentação
- 19h49min de 31 de julho de 2018 dif his +331 STE29008-2018-2
- 07h21min de 30 de julho de 2018 dif his +462 N STE29008-2018-2 Criou página com '= Sistemas Embarcados = *'''Professor:''' Roberto de Matos *'''Encontros:''' segundas e quartas às 7:30h no Laboratório de Programação. *[[STE-EngTel_(Plano_de_Ensino)|...'
- 07h20min de 30 de julho de 2018 dif his 0 STE-EngTel (página) Redirecionando para STE29008-2018-2
- 13h45min de 29 de junho de 2018 dif his +115 Especial:Badtitle/NS142:Projeto PTMP
- 13h28min de 29 de junho de 2018 dif his -228 Especial:Badtitle/NS142:EstudoKernel atual
- 13h27min de 29 de junho de 2018 dif his +577 N Especial:Badtitle/NS142:EstudoKernel Criou página com ' Bruno e Maria Luiza, por favor, editem essa página com o relato de cada experimento. realizam uma série de tarefas sobre desenvolvimento de módulos e drivers no kernbel Lin...'
- 15h08min de 7 de maio de 2018 dif his +106 STE29008-2018-1 →(27/04/2018) – Serial e Interrupção Externa atual
- 15h07min de 7 de maio de 2018 dif his +103 STE29008-2018-1 →(27/04/2018) – Serial e Interrupção Externa
- 13h57min de 27 de abril de 2018 dif his -11 STE29008-2018-1 →(27/04/2018) – Análise Eficiência de código (obj_dump)
- 13h55min de 27 de abril de 2018 dif his +669 STE29008-2018-1
- 08h14min de 25 de abril de 2018 dif his +37 DLP29007-2018-1 →Dispositivos Lógicos Programáveis 2
- 08h13min de 25 de abril de 2018 dif his +17 DLP29007-2018-1 →Sistemas Embarcados
- 07h24min de 25 de abril de 2018 dif his +2 DLP29007-2018-1 →Material atualizado
- 07h23min de 25 de abril de 2018 dif his +29 DLP29007-2018-1 →Material atualizado
- 07h08min de 25 de abril de 2018 dif his +2 DLP29007-2018-1 →Material atualizado
- 07h07min de 25 de abril de 2018 dif his -62 DLP29007-2018-1 →Aula 1 (21/02/2018) – Apresentação
- 18h57min de 23 de abril de 2018 dif his +200 FIC-Linux 2018-1 →AULA 8 - Dia 17/04/2018
- 19h05min de 17 de abril de 2018 dif his 0 FIC-Linux 2018-1 →AULA 7 - Dia 17/04/2018
- 16h55min de 17 de abril de 2018 dif his -4 FIC-Linux 2018-1 →Referências
- 16h55min de 17 de abril de 2018 dif his +177 FIC-Linux 2018-1 →AULA 7 - Dia 16/04/2018
- 21h43min de 16 de abril de 2018 dif his +167 FIC-Linux 2018-1 →AULA 7 - Dia 16/04/2018
- 18h48min de 16 de abril de 2018 dif his -1 FIC-Linux 2018-1 →Exercícios
- 18h48min de 16 de abril de 2018 dif his 0 FIC-Linux 2018-1 →AULA 7 - Dia 23/10/2017
- 18h48min de 16 de abril de 2018 dif his +213 FIC-Linux 2018-1 →AULA 6 - Dia 10/04/2018
- 18h45min de 16 de abril de 2018 dif his 0 FIC-Linux 2018-1 →AULA 7 - Dia 10/04/2018
- 16h08min de 10 de abril de 2018 dif his +517 FIC-Linux 2018-1 →AULA 5 - Dia 09/04/2018
- 20h40min de 9 de abril de 2018 dif his +854 FIC-Linux 2018-1
- 16h25min de 9 de abril de 2018 dif his +1 FIC-Linux 2018-1 →Exercícios para esta aula
- 16h25min de 9 de abril de 2018 dif his -72 FIC-Linux 2018-1
- 16h23min de 9 de abril de 2018 dif his +315 FIC-Linux 2018-1 →AULA 4 - Dia 03/04/2018
- 16h23min de 9 de abril de 2018 dif his -318 FIC-Linux 2018-1 →AULA 3 - Dia 02/04/2018