Resultados da pesquisa
Ir para navegação
Ir para pesquisar
Resultados nos títulos das páginas
- ...- 2 será implementado em linguagem VDHL com implementação real em um CHIP FPGA. Este sistema tem uma previsão de largura de banda inicial de (30kHz a 20M [[Categoria:FPGA]]1 kB (231 palavras) - 10h33min de 11 de março de 2015
- ...idático para análise de sinais no domínio da frequência - Implementação em FPGA]]116 byte (20 palavras) - 14h17min de 15 de março de 2018
- Páginas da wiki do IFSC campus São José que estão relacionadas com o tema FPGA.14 membros (1 subcategoria, 1 arquivo) - 10h30min de 11 de março de 2015
Arquivo:FPGA Architecture.pdf (643 kB) - 21h35min de 4 de março de 2024Arquivo:FPGA programming.png (1 753 × 614 (138 kB)) - 08h51min de 12 de novembro de 2020Arquivo:SST FPGA conexao2.png (2 064 × 1 476 (1,11 MB)) - 09h54min de 13 de fevereiro de 2015Arquivo:SST FPGA conexao3.png (920 × 584 (114 kB)) - 09h55min de 13 de fevereiro de 2015Arquivo:SST FPGA PSM.png (443 × 289 (20 kB)) - 09h56min de 13 de fevereiro de 2015Arquivo:FPGA eLab 20SNCT.pdf (535 kB) - 11h06min de 9 de fevereiro de 2024Arquivo:SST FPGA comparacao.png (832 × 572 (240 kB)) - 11h34min de 13 de fevereiro de 2015Arquivo:SST FPGA arquitetura.png (433 × 566 (23 kB)) - 12h40min de 12 de fevereiro de 2015Arquivo:SST FPGA IOBlock.png (757 × 494 (24 kB)) - 12h41min de 12 de fevereiro de 2015Arquivo:FPGA project low.png (960 × 720 (53 kB)) - 09h18min de 16 de novembro de 2020Arquivo:SST FPGA CLB1.png (707 × 480 (26 kB)) - 14h12min de 12 de fevereiro de 2015Arquivo:SST FPGA conexao1.png (626 × 440 (244 kB)) - 09h53min de 13 de fevereiro de 2015Arquivo:SST FPGA PSM exemplo.png (886 × 560 (27 kB)) - 10h11min de 13 de fevereiro de 2015Arquivo:SST FPGA PSM antifusivel1.png (660 × 346 (17 kB)) - 10h13min de 13 de fevereiro de 2015Arquivo:RT FPGA eLab InterfaceGerencia.pdf (1,05 MB) - 10h48min de 29 de fevereiro de 2024Arquivo:SST FPGA PSM transistor1.png (780 × 404 (15 kB)) - 10h14min de 13 de fevereiro de 2015Arquivo:RT FPGA eLab PlacaEntradas.pdf (891 kB) - 10h49min de 29 de fevereiro de 2024
Resultados nos textos das páginas
- ...sino, e também pelos alunos através do uso de kits de desenvolvimento para FPGA de baixo custo (< U$ 1000). Os instrumentos de medição, principalmente aq Neste projeto será desenvolvido e implementado em FPGA um protótipo para análise no domínio da9 kB (1 622 palavras) - 14h19min de 15 de março de 2018
- *[http://en.wikipedia.org/wiki/Fpga Wikipedia - FPGA] ===Projeto e programação do FPGA===2 kB (285 palavras) - 10h32min de 11 de março de 2015
- #REDIRECIONAMENTO [[Configuração da USB para programação do FPGA via JTAG]]79 byte (12 palavras) - 10h09min de 25 de novembro de 2013
- ...idático para análise de sinais no domínio da frequência - Implementação em FPGA]]116 byte (20 palavras) - 14h17min de 15 de março de 2018
- Páginas da wiki do IFSC campus São José que estão relacionadas com o tema FPGA.14 membros (1 subcategoria, 1 arquivo) - 10h30min de 11 de março de 2015
- ...o propõe um sistema baseado em componentes de hardware programável do tipo FPGA que será administrado através da linguagem VHDL. FPGA. VGA. VHDL. Memória. Vídeo Analógico.1 kB (199 palavras) - 10h10min de 12 de março de 2019
- ...de passo tendo como dispositivo alvo o Controlador de 8 bits Softcore para FPGA [Destro, 2011]. ;Palavras chave:FPGA, Interface Web, Sistemas Embarcados.2 kB (254 palavras) - 10h33min de 11 de março de 2015
- ...is very common to find, after performing a complete timing analysis on an FPGA design, that one or more timing reports indicate a timing failure. How can ...11f27&elqaid=72032&elqat=1 AN 584: Timing Closure Methodology for Advanced FPGA Design]4 kB (580 palavras) - 11h13min de 26 de agosto de 2021
- *A instalação do cabo e driver USB para programação via JTAG de FPGA ALTERA deve ser feito uma vez na maquina onde será usado o programador da ====Configuração da USB para programação do FPGA====3 kB (494 palavras) - 10h30min de 11 de março de 2015
- Projeto de Pesquisa: '''Multiplicadores por Constante baseados em RNS para FPGA'''. <br />234 byte (29 palavras) - 13h07min de 12 de maio de 2018
Arquivo:TCC MarceloAndriolli.pdf ...de passo tendo como dispositivo alvo o Controlador de 8 bits Softcore para FPGA [Destro, 2011].(3,77 MB) - 10h47min de 8 de agosto de 2013- ;Integração de ramais analógicos com FPGA utilizando processador softcore ...a de hardware e software para realizar a integração do ramal analógico com FPGA foram executados.3 kB (443 palavras) - 10h48min de 17 de fevereiro de 2023
- ...ção, Gerenciamento e Monitoramento com o Laboratório Remoto de FPGAs (eLab FPGA)''' ...que permitirá a interação com os componentes, chaves e botões nos kits de FPGA do eLab. Além disso, será possível acompanhar os resultados por meio de2 kB (369 palavras) - 20h19min de 18 de dezembro de 2023
- ;Integração de ramais analógicos com FPGA para processamento de áudio utilizando softcores ...gicos programáveis, mais especificamente as Field Programmable Gate Array (FPGA), vem possibilitando a criação de plataformas sob medida para uma determi2 kB (261 palavras) - 20h35min de 6 de abril de 2022
- * Usando os Kits de FPGA ...ar_o_circuito_lógico_no_FPGA | Preparando para gravar o circuito lógico no FPGA]]3 kB (452 palavras) - 11h20min de 11 de março de 2020
- [[Categoria:FPGA]]370 byte (58 palavras) - 10h35min de 11 de março de 2015
- mesmo FPGA, possam utilizá-la, a fim de atender dispositivos em conformidade com a no A plataforma é baseada em um sistema embarcado, também sintetizado no FPGA, com2 kB (344 palavras) - 10h33min de 11 de março de 2015
- * Troca da família do FPGA; == Troca da família do FPGA==2 kB (339 palavras) - 15h53min de 28 de dezembro de 2014
- : <strong>Integração de ramais analógicos com FPGA paraprocessamento de áudio utilizando softcores</strong> ...gicos programáveis, mais especificamente as Field Programmable Gate Array (FPGA), vem possibilitando a criação de plataformas sobmedida para uma determin2 kB (281 palavras) - 21h49min de 5 de abril de 2022
- {{Cl|2 |15/2 | 2 | UN2 - Processadores embarcados e depuração em FPGA | Lab Programação}} {{Cl|3 |21/2 | 2 | UN2 - Processadores embarcados e depuração em FPGA | Lab Programação}}13 kB (1 625 palavras) - 09h32min de 7 de março de 2017
Ver (20 anteriores | próximos 20) (20 | 50 | 100 | 250 | 500)