Mudanças entre as edições de "DLP29007-2020-1"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 36: Linha 36:
  
  
= Aula 16/08/2019 – Síntese do VHDL =
+
= Aula 18/02/2020 – Síntese do VHDL =
 
*Notas de Aula:
 
*Notas de Aula:
 
**[http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/dlp29007-lecture02-synthesis.pdf Lecture 02: Synthesis of VHDL Code]
 
**[http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/dlp29007-lecture02-synthesis.pdf Lecture 02: Synthesis of VHDL Code]

Edição das 07h02min de 18 de fevereiro de 2020

Dispositivos Lógicos Programáveis 2: Diário de Aula 2020-1

  • Professor: Roberto de Matos
  • Encontros: 3ª feira às 7:30h e 4ª feira ímpar às 9:40h
  • Local: Laboratório de Sistemas Digitais
  • Atendimento Paralelo: 3ª feira às 10h e 5ª feira às 14:30h (1h cada)
  • Plano de Ensino
  • Cronograma de Aulas:
    • Conteúdo Programado no SIGAA
    • Diário de execução e material na Wiki

Links Úteis

Materiais de Aula

Aula 11/02/2020 – Apresentação


Aula 12/02/2020 – Complexidade e Projeto de Sistemas Digitais


Aula 18/02/2020 – Síntese do VHDL