Mudanças entre as edições de "DLP29007-2020-1"
Ir para navegação
Ir para pesquisar
(10 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
Linha 2: | Linha 2: | ||
*'''Professor:''' [[Roberto de Matos]] | *'''Professor:''' [[Roberto de Matos]] | ||
− | *'''Encontros:''' 3ª às 7:30h e 4ª [[Calendário_semana_ÍMPAR_e_PAR | | + | *'''Encontros:''' 3ª feira às 7:30h e 4ª feira [[Calendário_semana_ÍMPAR_e_PAR | ímpar]] às 9:40h |
*'''Local:''' Laboratório de Sistemas Digitais | *'''Local:''' Laboratório de Sistemas Digitais | ||
− | *'''Atendimento Paralelo:''' 3ª às 10h e 5ª às 14:30h (1h cada) | + | *'''Atendimento Paralelo:''' 3ª feira às 10h e 5ª feira às 14:30h (1h cada) |
*[[DLP2-EngTel_(Plano_de_Ensino)| Plano de Ensino]] | *[[DLP2-EngTel_(Plano_de_Ensino)| Plano de Ensino]] | ||
− | * [http://sigaa.ifsc.edu.br/ | + | * Cronograma de Aulas: |
− | + | ** Conteúdo Programado no [http://sigaa.ifsc.edu.br/ SIGAA] | |
** Diário de execução e material na Wiki | ** Diário de execução e material na Wiki | ||
<!--*[http://docente.ifsc.edu.br/roberto.matos/dlp2_public/adm/notas_dlp2_2019-2.pdf Notas] --> | <!--*[http://docente.ifsc.edu.br/roberto.matos/dlp2_public/adm/notas_dlp2_2019-2.pdf Notas] --> | ||
− | |||
== Links Úteis == | == Links Úteis == | ||
Linha 28: | Linha 27: | ||
** [https://www.nextplatform.com/2020/01/31/when-will-fpgas-outweigh-cpu-in-compute-share/ COULD FPGAS OUTWEIGH CPUS IN COMPUTE SHARE?] | ** [https://www.nextplatform.com/2020/01/31/when-will-fpgas-outweigh-cpu-in-compute-share/ COULD FPGAS OUTWEIGH CPUS IN COMPUTE SHARE?] | ||
** [https://www.crowdsupply.com/sutajio-kosagi/fomu FOMU] | ** [https://www.crowdsupply.com/sutajio-kosagi/fomu FOMU] | ||
+ | |||
+ | |||
+ | = Aula 12/02/2020 – Complexidade e Projeto de Sistemas Digitais = | ||
+ | |||
+ | *Exemplo uC vs. FPGA | ||
+ | *Notas de Aula: | ||
+ | ** [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/dlp29007-lecture01-complexity.pdf Lecture 01: Complexity Mangement and the Design of Complex Digital Systems] | ||
+ | |||
+ | |||
+ | = Aula 18/02/2020 – Síntese do VHDL = | ||
+ | *Notas de Aula: | ||
+ | **[http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/dlp29007-lecture02-synthesis.pdf Lecture 02: Synthesis of VHDL Code] | ||
+ | |||
+ | *Experimento: | ||
+ | ** [[Medição de tempos de propagação em circuitos combinacionais]] Até Visualização dos tempos de propagação no Chip Planner | ||
+ | ** [[Uso de Logic Lock para definir a área a ser ocupada pelo circuito]] | ||
+ | |||
+ | *Exercício: | ||
+ | **[http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/ex01_tempo_propagacao.pdf Exercício 01: Tempo de Propagação] | ||
+ | |||
+ | |||
+ | = Aula 03/03/2020 – Síntese do VHDL (cont.) = | ||
+ | *Objetivo: | ||
+ | ** Discutir [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/ex01_tempo_propagacao.pdf Exercício 01: Tempo de Propagação] | ||
+ | |||
+ | |||
+ | = Aula 10/03/2020 – Não Houve Aula - Troca com o Prof. Noronha = | ||
+ | |||
+ | = Aula 10/03/2020 – Síntese do VHDL (cont.) = | ||
+ | *Objetivo: | ||
+ | ** Finalizar os conceitos de Síntese do VHDL | ||
+ | |||
+ | *Notas de Aula: | ||
+ | **[http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/dlp29007-lecture02-synthesis.pdf Lecture 02: Synthesis of VHDL Code] | ||
+ | |||
+ | *Experimento: | ||
+ | ** [[Medição de tempos de propagação em circuitos combinacionais]] A partir de "Configurando o compilador" |
Edição atual tal como às 11h20min de 11 de março de 2020
Dispositivos Lógicos Programáveis 2: Diário de Aula 2020-1
- Professor: Roberto de Matos
- Encontros: 3ª feira às 7:30h e 4ª feira ímpar às 9:40h
- Local: Laboratório de Sistemas Digitais
- Atendimento Paralelo: 3ª feira às 10h e 5ª feira às 14:30h (1h cada)
- Plano de Ensino
- Cronograma de Aulas:
- Conteúdo Programado no SIGAA
- Diário de execução e material na Wiki
Links Úteis
- Usando os Kits de FPGA
Materiais de Aula
Aula 11/02/2020 – Apresentação
- Apresentação do professor.
- Apresentação da disciplina.
- Artigos:
Aula 12/02/2020 – Complexidade e Projeto de Sistemas Digitais
- Exemplo uC vs. FPGA
- Notas de Aula:
Aula 18/02/2020 – Síntese do VHDL
- Notas de Aula:
- Experimento:
- Medição de tempos de propagação em circuitos combinacionais Até Visualização dos tempos de propagação no Chip Planner
- Uso de Logic Lock para definir a área a ser ocupada pelo circuito
- Exercício:
Aula 03/03/2020 – Síntese do VHDL (cont.)
- Objetivo:
- Discutir Exercício 01: Tempo de Propagação
Aula 10/03/2020 – Não Houve Aula - Troca com o Prof. Noronha
Aula 10/03/2020 – Síntese do VHDL (cont.)
- Objetivo:
- Finalizar os conceitos de Síntese do VHDL
- Notas de Aula:
- Experimento:
- Medição de tempos de propagação em circuitos combinacionais A partir de "Configurando o compilador"