Mudanças entre as edições de "DLP29007-2019-2"
Ir para navegação
Ir para pesquisar
| Linha 149: | Linha 149: | ||
* Apresentação e defesa pela dupla | * Apresentação e defesa pela dupla | ||
* Data: 13/10 | * Data: 13/10 | ||
| + | |||
| + | |||
| + | =Aula 23/09/2019 – Desenvolvimento A2= | ||
| + | |||
| + | =Aula 27/09/2019 – Desenvolvimento A2= | ||
Edição das 14h22min de 27 de setembro de 2019
Dispositivos Lógicos Programáveis 2: Diário de Aula 2019-2
- Professor: Roberto de Matos
- Encontros: 2ª (a cada 15 dias) e 6ª às 15:40h
- Local: Laboratório de Programação
- Atendimento Paralelo: 4ª às 10h e 14h (1h cada)
- Plano de Ensino
- Cronograma de Aulas: Conteúdo Programado no Portal SIGAA
- Notas
Links Úteis
- Usando os Kits de FPGA
Materiais de Aula
Aula 29/07/2019 – Apresentação
- Apresentação do professor.
- Apresentação da disciplina.
- Projetos com FPGA
Aula 02/08/2019 – Complexidade e Projeto de Sistemas Digitais
- Exemplo uC vs. FPGA
- Notas de Aula:
Aula 09/08/2019 – Complexidade e Projeto de Sistemas Digitais (cont.)
- Experimento:
- Medição de tempos de propagação em circuitos combinacionais Até Visualização dos tempos de propagação no Chip Planner
- Uso de Logic Lock para definir a área a ser ocupada pelo circuito
- Exercício:
Aula 12/08/2019 – Não Houve Aula
- FINALIZAR O EXERCÍCIO:
Aula 16/08/2019 – Síntese do VHDL
- Lecture 02: Synthesis of VHDL Code
- Concepção dos operadores em VHDL
- Experimento:
- Medição de tempos de propagação em circuitos combinacionais A partir de Configurando o compilador
- Exemplo usando DSE
- F1 Instances
Aula 23/08/2019 – Eficiência de Circuitos Combinacionais
- Leitura recomendada:
- Capítulo 7 do livro do Chu
- Notas de aula:
Aula 26/08/2019 – Eficiência de Circuitos Combinacionais
- Experimentos Circuitos Combinacionais:
Aula 30/08/2019 – Eficiência de Circuitos Sequenciais
- Leitura recomendada:
- Capítulo 8 e 9 do livro do Chu
- Notas de aula:
- Experimentos Circuitos Sequenciais:
- SDC:
create_clock -name CLK50MHz -period 50MHz [get_ports {clk}]
derive_pll_clocks
derive_clock_uncertainty
</syntaxhighlight>
- Exemplo simples e muito bom de Glitch:
Aula 02/09/2019 – Eficiência de Circuitos Sequenciais (cont.)
- Experimentos Circuitos Sequenciais:
- SDC:
create_clock -name CLK50MHz -period 50MHz [get_ports {clk}]
derive_pll_clocks
derive_clock_uncertainty
</syntaxhighlight>
Aula 09/09/2019 – Máquinas de Estado
- Leitura recomendada:
- Capítulo 10 do livro do Chu
- Notas de aula:
Aula 13/09/2019 – Máquinas de Estado (cont.)
- Leitura recomendada:
- Capítulo 10 do livro do Chu
- Notas de aula:
- Experimentos Máquinas de Estado:
Aula 20/09/2019 – Apresentação A2
- Arquivo Inicial
- Resolver os problemas utilizando as técnicas estudadas:
- Verificar a possibilidade de compartilhamento de operador e funcionalidade. Aplicar "time sharing" onde for possível.
- Resolver problemas de reset assíncrono e manipulação de clock.
- Contador Principal:
- Usar o PLL para diminuir o tamanho do contador.
- Verificar a possibilidade da substituição de contadores pelo contador LFSR (ler seção 9.2.3)
- FSM
- Implementar máquina de estado com a funcionalidade de despertar e soneca.
- Usar a técnica look-ahead buffer para sincronizar a saída.
- Relatório:
- Diagramas de hardware de antes e depois da mudança.
- Explicar as mudanças referenciando as bases teóricas utilizadas.
- Diagrama ASM da máquina de estado
- Tabelas de comparação discutindo resultados de área e frequência.
- Apresentar as estratégias de testes e apontar como replicar os resultados.
- Enviar o QAR com projeto completo (*.VHD, *.VHT e/ou *.DO).
- O trabalho deve funcionar da DE2-115
- Apresentação e defesa pela dupla
- Data: 13/10
Aula 23/09/2019 – Desenvolvimento A2
Aula 27/09/2019 – Desenvolvimento A2