DLP29007-2019-2

Dispositivos Lógicos Programáveis 2: Diário de Aula 2019-2

• Professor: Roberto de Matos
• Encontros: 2ª (a cada 15 dias) e 6ª às 15:40h
• Local: Laboratório de Programação
• Atendimento Paralelo: 4ª às 10h e 14h (1h cada)
• Plano de Ensino
• Cronograma de Aulas: Conteúdo Programado no Portal SIGAA

Links Úteis

• Usando os Kits de FPGA
  • Preparando para gravar o circuito lógico no FPGA
  • Configuração da USB para programação do FPGA via JTAG
  • Interfaces de entrada e saída da DE2-115

Materiais de Aula

• Lecture 01: Complexity Mangement and the Design of Complex Digital Systems

Aula 29/07/2019 – Apresentação

• Apresentação do professor.
• Apresentação da disciplina.
• Projetos com FPGA

Aula 02/08/2019 – Complexidade e Projeto de Sistemas Digitais

• Exemplo uC vs. FPGA
• Notas de Aula:
  • Lecture 01: Complexity Mangement and the Design of Complex Digital Systems

Aula 09/08/2019 – Complexidade e Projeto de Sistemas Digitais (cont.)

• Notas de Aula:
  • Lecture 01: Complexity Mangement and the Design of Complex Digital Systems

• Experimento:
  • Medição de tempos de propagação em circuitos combinacionais Até Visualização dos tempos de propagação no Chip Planner
  • Uso de Logic Lock para definir a área a ser ocupada pelo circuito
• Exercício:
  • Exercício 01: Tempo de Propagação

Aula 12/08/2019 – Não Houve Aula

• FINALIZAR O EXERCÍCIO:
  • Exercício 01: Tempo de Propagação

Aula 16/08/2019 – Síntese do VHDL

• Lecture 02: Synthesis of VHDL Code
• Concepção dos operadores em VHDL

• Experimento:
  • Medição de tempos de propagação em circuitos combinacionais A partir de Configurando o compilador
  • Exemplo usando DSE

• F1 Instances
  • Amazon F1
  • Building FPGA applications on AWS

Aula 23/08/2019 – Eficiência de Circuitos Combinacionais

• Leitura recomendada:
  • Capítulo 7 do livro do Chu

• Notas de aula:
  • Lecture 03: Efficient Design of Combinational Circuits

Aula 26/08/2019 – Eficiência de Circuitos Combinacionais

• Experimentos Circuitos Combinacionais:
  • Prática Circuitos Combinacionais

Aula 30/08/2019 – Eficiência de Circuitos Sequenciais

• Leitura recomendada:
  • Capítulo 8 e 9 do livro do Chu

• Notas de aula:
  • Eficiência e Prática de Circuitos Sequenciais

• Experimentos Circuitos Sequenciais:
  • Prática Circuitos Sequenciais

• SDC:

create_clock -name CLK50MHz -period 50MHz [get_ports {clk}] derive_pll_clocks derive_clock_uncertainty </syntaxhighlight>

• Exemplo simples e muito bom de Glitch:
  • http://www.designcabana.com/knowledge/electrical/electronics/digital/propag/

Aula 02/09/2019 – Eficiência de Circuitos Sequenciais (cont.)

• Experimentos Circuitos Sequenciais:
  • Prática Circuitos Sequenciais

• SDC:

create_clock -name CLK50MHz -period 50MHz [get_ports {clk}] derive_pll_clocks derive_clock_uncertainty </syntaxhighlight>

• Recommended Design Practices - Original
• Prática Recommended Design Practices - Marcado

Aula 09/10/2019 – Máquinas de Estado

• Leitura recomendada:
  • Capítulo 10 do livro do Chu

• Notas de aula:
  • Lecture 05: Finite State Machines: Principle and Practice

Aula 13/10/2019 – Máquinas de Estado (cont.)

• Leitura recomendada:
  • Capítulo 10 do livro do Chu

• Notas de aula:
  • Lecture 05: Finite State Machines: Principle and Practice

• Experimentos Máquinas de Estado:
  • FSM Memory Controller

Aula 20/10/2019 – Apresentação A2

• Arquivo Inicial
• Resolver os problemas utilizando as técnicas estudadas:
  • Verificar a possibilidade de compartilhamento de operador e funcionalidade. Aplicar "time sharing" onde for possível.
  • Resolver problemas de reset assíncrono e manipulação de clock.

• Contador Principal:
• Usar o PLL para diminuir o tamanho do contador.
• Verificar a possibilidade da substituição de contadores pelo contador LFSR (ler seção 9.2.3)

• FSM
  • Implementar máquina de estado com a funcionalidade de despertar e soneca.
  • Usar a técnica look-ahead buffer para sincronizar a saída.

• Relatório:
  • Diagramas de hardware de antes e depois da mudança.
  • Explicar as mudanças referenciando as bases teóricas utilizadas.
  • Diagrama ASM da máquina de estado
  • Tabelas de comparação discutindo resultados de área e frequência.
  • Apresentar as estratégias de testes e apontar como replicar os resultados.
  • Enviar o QAR com projeto completo (*.VHD, *.VHT e/ou *.DO).

• O trabalho deve funcionar da DE2-115
• Apresentação e defesa pela dupla
• Data: 06/10