Mudanças entre as edições de "DLP29007-2019-2"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 80: Linha 80:
 
** [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/pratica_cap9.zip Prática Circuitos Sequenciais]
 
** [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/pratica_cap9.zip Prática Circuitos Sequenciais]
  
 +
*SDC
 +
<code>
 +
create_clock -name clk -period 50MHz [get_ports {clk}] 
 +
derive_pll_clocks
 +
derive_clock_uncertainty
 +
</syntaxhighlight>
  
 
*Exemplo simples e muito bom de Glitch:
 
*Exemplo simples e muito bom de Glitch:

Edição das 16h39min de 6 de setembro de 2019

Dispositivos Lógicos Programáveis 2: Diário de Aula 2019-2

Links Úteis

Materiais de Aula

Aula 29/07/2019 – Apresentação

  • Apresentação do professor.
  • Apresentação da disciplina.
  • Projetos com FPGA

Aula 02/08/2019 – Complexidade e Projeto de Sistemas Digitais


Aula 09/08/2019 – Complexidade e Projeto de Sistemas Digitais (cont.)


Aula 12/08/2019 – Não Houve Aula


Aula 16/08/2019 – Síntese do VHDL



Aula 23/08/2019 – Eficiência de Circuitos Combinacionais

  • Leitura recomendada:
    • Capítulo 7 do livro do Chu

Aula 26/08/2019 – Eficiência de Circuitos Combinacionais


Aula 30/08/2019 – Eficiência de Circuitos Sequenciais

  • Leitura recomendada:
    • Capítulo 8 e 9 do livro do Chu
  • SDC

create_clock -name clk -period 50MHz [get_ports {clk}] derive_pll_clocks derive_clock_uncertainty </syntaxhighlight>

Aula 30/08/2019 – Eficiência de Circuitos Sequenciais (cont.)

Recommended Design Practices