Mudanças entre as edições de "DLP29007-2019-2"
Ir para navegação
Ir para pesquisar
| Linha 33: | Linha 33: | ||
*Experimento: | *Experimento: | ||
| − | ** [[Medição de tempos de propagação em circuitos combinacionais]] | + | ** [[Medição de tempos de propagação em circuitos combinacionais]] Até Visualização dos tempos de propagação no Chip Planner |
** [[Uso de Logic Lock para definir a área a ser ocupada pelo circuito]] | ** [[Uso de Logic Lock para definir a área a ser ocupada pelo circuito]] | ||
*Exercício: | *Exercício: | ||
| Linha 47: | Linha 47: | ||
* [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/dlp29007-lecture02-synthesis.pdf Lecture 02: Synthesis of VHDL Code] | * [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/dlp29007-lecture02-synthesis.pdf Lecture 02: Synthesis of VHDL Code] | ||
* Concepção dos operadores em VHDL | * Concepção dos operadores em VHDL | ||
| + | |||
| + | *Experimento: | ||
| + | ** [[Medição de tempos de propagação em circuitos combinacionais]] A partir de Configurando o compilador | ||
| + | ** [https://www.intel.com/content/altera-www/global/en_us/index/support/support-resources/design-examples/design-software/quartus-ii/exm-dse.html Exemplo usando DSE] | ||
Edição das 16h39min de 16 de agosto de 2019
Dispositivos Lógicos Programáveis 2: Diário de Aula 2019-2
- Professor: Roberto de Matos
- Encontros: 2ª (a cada 15 dias) e 6ª às 15:40h
- Local: Laboratório de Programação
- Atendimento Paralelo: 4ª às 10h e 14h (1h cada)
- Plano de Ensino
- Cronograma de Aulas: Conteúdo Programado no Portal SIGAA
Links Úteis
- Usando os Kits de FPGA
Materiais de Aula
Aula 29/07/2019 – Apresentação
- Apresentação do professor.
- Apresentação da disciplina.
- Projetos com FPGA
Aula 02/08/2019 – Complexidade e Projeto de Sistemas Digitais
- Exemplo uC vs. FPGA
- Notas de Aula:
Aula 09/08/2019 – Complexidade e Projeto de Sistemas Digitais (cont.)
- Experimento:
- Medição de tempos de propagação em circuitos combinacionais Até Visualização dos tempos de propagação no Chip Planner
- Uso de Logic Lock para definir a área a ser ocupada pelo circuito
- Exercício:
Aula 12/08/2019 – Não Houve Aula
- FINALIZAR O EXERCÍCIO:
Aula 16/08/2019 – Síntese do VHDL
- Lecture 02: Synthesis of VHDL Code
- Concepção dos operadores em VHDL
- Experimento:
- Medição de tempos de propagação em circuitos combinacionais A partir de Configurando o compilador
- Exemplo usando DSE
- F1 Instances