Mudanças entre as edições de "DLP29007-2019-2"
Ir para navegação
Ir para pesquisar
| Linha 45: | Linha 45: | ||
= Aula 16/08/2019 – Síntese do VHDL = | = Aula 16/08/2019 – Síntese do VHDL = | ||
| − | * [http://docente.ifsc.edu.br/ | + | * [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/dlp29007-lecture02-synthesis.pdf Lecture 02: Synthesis of VHDL Code] |
* Concepção dos operadores em VHDL | * Concepção dos operadores em VHDL | ||
| − | + | ||
* F1 Instances | * F1 Instances | ||
** [https://aws.amazon.com/ec2/instance-types/f1/ Amazon F1] | ** [https://aws.amazon.com/ec2/instance-types/f1/ Amazon F1] | ||
**[https://medium.com/@julsimon/building-fpga-applications-on-aws-and-yes-for-deep-learning-too-643097257192 Building FPGA applications on AWS] | **[https://medium.com/@julsimon/building-fpga-applications-on-aws-and-yes-for-deep-learning-too-643097257192 Building FPGA applications on AWS] | ||
Edição das 15h51min de 16 de agosto de 2019
Dispositivos Lógicos Programáveis 2: Diário de Aula 2019-2
- Professor: Roberto de Matos
- Encontros: 2ª (a cada 15 dias) e 6ª às 15:40h
- Local: Laboratório de Programação
- Atendimento Paralelo: 4ª às 10h e 14h (1h cada)
- Plano de Ensino
- Cronograma de Aulas: Conteúdo Programado no Portal SIGAA
Links Úteis
- Usando os Kits de FPGA
Materiais de Aula
Aula 29/07/2019 – Apresentação
- Apresentação do professor.
- Apresentação da disciplina.
- Projetos com FPGA
Aula 02/08/2019 – Complexidade e Projeto de Sistemas Digitais
- Exemplo uC vs. FPGA
- Notas de Aula:
Aula 09/08/2019 – Complexidade e Projeto de Sistemas Digitais (cont.)
- Experimento:
- Exercício:
Aula 12/08/2019 – Não Houve Aula
- FINALIZAR O EXERCÍCIO:
Aula 16/08/2019 – Síntese do VHDL
- Lecture 02: Synthesis of VHDL Code
- Concepção dos operadores em VHDL
- F1 Instances