Mudanças entre as edições de "DLP29007-2019-2"
Ir para navegação
Ir para pesquisar
| Linha 26: | Linha 26: | ||
*Notas de Aula: | *Notas de Aula: | ||
** [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/dlp29007-lecture01-complexity.pdf Lecture 01: Complexity Mangement and the Design of Complex Digital Systems] | ** [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/dlp29007-lecture01-complexity.pdf Lecture 01: Complexity Mangement and the Design of Complex Digital Systems] | ||
| + | |||
| + | |||
| + | = Aula 09/08/2019 – Complexidade e Projeto de Sistemas Digitais (cont.) = | ||
| + | *Notas de Aula: | ||
| + | ** [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/dlp29007-lecture01-complexity.pdf Lecture 01: Complexity Mangement and the Design of Complex Digital Systems] | ||
| + | |||
*Experimento: | *Experimento: | ||
** [[Medição de tempos de propagação em circuitos combinacionais]] <!-- Até Visualização dos tempos de propagação no Chip Planner --> | ** [[Medição de tempos de propagação em circuitos combinacionais]] <!-- Até Visualização dos tempos de propagação no Chip Planner --> | ||
| Linha 31: | Linha 37: | ||
*Exercício: | *Exercício: | ||
**[http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/ex01_tempo_propagacao.pdf Exercício 01: Tempo de Propagação] | **[http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/ex01_tempo_propagacao.pdf Exercício 01: Tempo de Propagação] | ||
| + | |||
| + | |||
| + | = Aula 12/08/2019 – Não Houve Aula = | ||
| + | *FINALIZAR O EXERCÍCIO: | ||
| + | **[http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/ex01_tempo_propagacao.pdf Exercício 01: Tempo de Propagação] | ||
| + | |||
| + | |||
| + | = Aula 16/08/2019 – Síntese do VHDL = | ||
| + | * [http://docente.ifsc.edu.br/arliones.hoeller/dlp2/slides/dlp29007-lecture02-synthesis.pdf Lecture 02: Synthesis of VHDL Code] | ||
| + | * Concepção dos operadores em VHDL | ||
| + | * Criação da tabela de operadores | ||
| + | |||
| + | * F1 Instances | ||
| + | ** [https://aws.amazon.com/ec2/instance-types/f1/ Amazon F1] | ||
| + | **[https://medium.com/@julsimon/building-fpga-applications-on-aws-and-yes-for-deep-learning-too-643097257192 Building FPGA applications on AWS] | ||
= Aula 19/07/2019 – Complexidade e Projeto de Sistemas Digitais (cont.) = | = Aula 19/07/2019 – Complexidade e Projeto de Sistemas Digitais (cont.) = | ||
Edição das 15h45min de 16 de agosto de 2019
Dispositivos Lógicos Programáveis 2: Diário de Aula 2019-2
- Professor: Roberto de Matos
- Encontros: 2ª (a cada 15 dias) e 6ª às 15:40h
- Local: Laboratório de Programação
- Atendimento Paralelo: 4ª às 10h e 14h (1h cada)
- Plano de Ensino
- Cronograma de Aulas: Conteúdo Programado no Portal SIGAA
Links Úteis
- Usando os Kits de FPGA
Materiais de Aula
Aula 29/07/2019 – Apresentação
- Apresentação do professor.
- Apresentação da disciplina.
- Projetos com FPGA
Aula 02/08/2019 – Complexidade e Projeto de Sistemas Digitais
- Exemplo uC vs. FPGA
- Notas de Aula:
Aula 09/08/2019 – Complexidade e Projeto de Sistemas Digitais (cont.)
- Experimento:
- Exercício:
Aula 12/08/2019 – Não Houve Aula
- FINALIZAR O EXERCÍCIO:
Aula 16/08/2019 – Síntese do VHDL
- Lecture 02: Synthesis of VHDL Code
- Concepção dos operadores em VHDL
- Criação da tabela de operadores
- F1 Instances