Mudanças entre as edições de "DLP29007-2019-1"
Ir para navegação
Ir para pesquisar
| Linha 80: | Linha 80: | ||
=Aula 10/04/2019 – EXTRA (choque Prof. Noronha) = | =Aula 10/04/2019 – EXTRA (choque Prof. Noronha) = | ||
* [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/list_07_06_07_08_09_diff.vhd Exercício Extra] | * [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/list_07_06_07_08_09_diff.vhd Exercício Extra] | ||
| + | |||
| + | |||
| + | =Aula 01/04/2019 – Eficiência de Circuitos Combinacionais (cont.) = | ||
| + | *Leitura recomendada: | ||
| + | **Capítulo 7 do livro do Chu; | ||
| + | **Notas de aula 03. | ||
| + | * [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/slides/dlp29007-lecture03-efficient_comb_circuits.pdf Lecture 03: Efficient Design of Combinational Circuits] | ||
| + | |||
| + | * [http://docente.ifsc.edu.br/roberto.matos/dlp2_public/pratica_cap7.zip Prática Cap. 7] | ||
Edição das 08h09min de 12 de abril de 2019
Dispositivos Lógicos Programáveis 2
- Professor: Roberto de Matos
Usando os Kits de FPGA
- Preparando para gravar o circuito lógico no FPGA
- Configuração da USB para programação do FPGA via JTAG
- Interfaces de entrada e saída da DE2-115
Aula 11/02/2019 – Aula Cancelada
- Afastamento visita técnica.
Aula 15/02/2019 – Apresentação
- Apresentação do professor.
- Apresentação da disciplina.
- Projetos com FPGA
Aula 18/02/2019 – Complexidade e Projeto de Sistemas Digitais
- Exemplo uC vs. FPGA
- Notas de Aula:
Aula 25/02/2019 – Tempos de Propagação e Logic Lock
- Medição de tempos de propagação em circuitos combinacionais
- Uso de Logic Lock para definir a área a ser ocupada pelo circuito
Aula 28/02/2019 – Tempos de Propagação e Logic Lock (cont.)
- Definir tempos de propagação para os seguintes casos:
- Circuito original
- Constraint de Tempo
- Logic lock original
- Logic lock com Constraint de Tempo
- Para cada circuito acima fazer a análise do delay:
- Dos pinos de entrada até a saída
- Da "entrada" até a "saída" do circuito
Aula 11/03/2019 – Prática Signal Tap
- PROBLEMA: /etc/udev/rules.d/altera-usb-blaster.rules
Aula 15/03/2019 – Síntese do VHDL
- Lecture 02: Synthesis of VHDL Code
- Concepção dos operadores em VHDL
- Criação da tabela de operadores
- F1 Instances
Aula 25/03/2019 – Síntese do VHDL (cont.)
Aula 29/03/2019 – Atividade 1
Aula 01/04/2019 – Eficiência de Circuitos Combinacionais
- Leitura recomendada:
- Capítulo 7 do livro do Chu;
- Notas de aula 03.
- Lecture 03: Efficient Design of Combinational Circuits
Aula 08/04/2019 – Eficiência de Circuitos Combinacionais (cont.)
Aula 10/04/2019 – EXTRA (choque Prof. Noronha)
Aula 01/04/2019 – Eficiência de Circuitos Combinacionais (cont.)
- Leitura recomendada:
- Capítulo 7 do livro do Chu;
- Notas de aula 03.
- Lecture 03: Efficient Design of Combinational Circuits