Mudanças entre as edições de "DLP1-EngTel (página)"
Ir para navegação
Ir para pesquisar
(→Aulas) |
|||
| Linha 6: | Linha 6: | ||
==Aulas== | ==Aulas== | ||
| + | <!-- | ||
*[http://wiki.sj.ifsc.edu.br/images/a/a5/Sst-intro.pdf Aula inicial] | *[http://wiki.sj.ifsc.edu.br/images/a/a5/Sst-intro.pdf Aula inicial] | ||
*[[Introdução aos dispositivos lógicos programáveis]] | *[[Introdução aos dispositivos lógicos programáveis]] | ||
| Linha 11: | Linha 12: | ||
*[[Introdução a linguagem VHDL]] | *[[Introdução a linguagem VHDL]] | ||
*[[Aritmética com vetores em VDHL]] | *[[Aritmética com vetores em VDHL]] | ||
| − | |||
*[http://www.vhdl.us/Book_VHDL_2ed_unrestricted/Pedroni_VHDL_2ed_tutorial_ModelSim_10.1d_v2.pdf Tutorial of ModelSim 10.1d] | *[http://www.vhdl.us/Book_VHDL_2ed_unrestricted/Pedroni_VHDL_2ed_tutorial_ModelSim_10.1d_v2.pdf Tutorial of ModelSim 10.1d] | ||
: Para executar o Modelsim-Altera no Lab de programação abra um terminal e digite: | : Para executar o Modelsim-Altera no Lab de programação abra um terminal e digite: | ||
/opt/altera/13.0/quartus/modelsim_ase/linuxaloem/vsim | /opt/altera/13.0/quartus/modelsim_ase/linuxaloem/vsim | ||
| − | |||
*[[Códigos VDHL - DLP]] | *[[Códigos VDHL - DLP]] | ||
*[[Códigos VHDL para uso nas Aulas]] | *[[Códigos VHDL para uso nas Aulas]] | ||
Edição das 13h12min de 5 de fevereiro de 2015
MURAL DE AVISOS E OPORTUNIDADES DA ÁREA DE TELECOMUNICAÇÕES
Informações Gerais
Aulas
Pesquisas
- Memórias Leonan e Thiago
Listas de Exercícios
Uso do simulador Modelsim
- Site Mentor Graphics - Software Version 10.0
Links auxiliares
- VHDL MINI-REFERENCE[1]
- VHDL-2008 [2]
- VHDL Reference Manual
- Fixed point package user’s guide
- Floating point package user’s guide
- IEEE 1164
- 1164 PACKAGES QUICK REFERENCE CARD
- Display de 7 segmentos
Padrões IEEE para o VDHL
Os padrões IEEE [3]estão disponíveis para consulta se você estiver na rede do IFSC. Para a linguagem VHDL consulte os padrões: 1164,1076
- IEEE Std 1076.1: Behavioural languages – Part 1-1: VHDL language reference manual REDLINE
- IEEE Std 1076.1: Behavioural languages – Part 6: VHDL Analog and Mixed-Signal Extensions
- IEEE Std 1076.1.1™-2011 - IEEE Standard for VHDL Analog and Mixed-Signal Extensions—Packages for Multiple Energy Domain Support, REDLINE
- IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis
- IEEE Standard VHDL Analog and Mixed-Signal Extensions
- IEEE Standard VHDL Synthesis Packages
- IEEE Std 1076-2002: IEEE Standard VHDL Language Reference Manual
- IEEE Std 1076.2-1996: IEEE Standard VHDL Mathematical Packages