Mudanças entre as edições de "DIG222802 2016 2"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
 
(19 revisões intermediárias pelo mesmo usuário não estão sendo mostradas)
Linha 24: Linha 24:
 
<br>
 
<br>
  
−
Precisamos conversar sobre o final do ano e os assuntos que faltam na nossa unidade curricular de Eletrônica Digital 2.
+
Amanhã, dia 13/12 terça-feira, faremos nossa AT3. Até o final desta semana faço as correções e divulgo, aqui na WiKi, a nota da AT3 e a média final. Os alunos que tiverem média final menor que 6, ficam para a REC do dia 20/12.
 +
 
 +
Bons estudos!
  
 
<br>
 
<br>
Linha 133: Linha 135:
 
:<span style="color:white; background:#4069e1;">'''AULA 3'''</span>[[DIG222802_2016_2_AULA03 | Dia 06/09/2016 - Contadores: Assíncronos]]
 
:<span style="color:white; background:#4069e1;">'''AULA 3'''</span>[[DIG222802_2016_2_AULA03 | Dia 06/09/2016 - Contadores: Assíncronos]]
 
:<span style="color:white; background:#4069e1;">'''AULA 4'''</span>[[DIG222802_2016_2_AULA04 | Dia 09/09/2016 - Contadores: Síncronos]]
 
:<span style="color:white; background:#4069e1;">'''AULA 4'''</span>[[DIG222802_2016_2_AULA04 | Dia 09/09/2016 - Contadores: Síncronos]]
−
:<span style="color:white; background:#98FB98;">'''AULA 5'''</span><span style="color:gray;"> Dia 13/09/2016 - Revisão | Laboratório de Simulação 1 - Proteus</span>
+
:<span style="color:white; background:#778899;">'''AULA 5'''</span><span style="color:gray;"> Dia 13/09/2016 - Revisão | Laboratório de Simulação 1 - Proteus</span>
 
:<span style="color:white; background:#E32636;">'''AULA 6'''</span><span style="color:red;"> Dia 20/09/2016 - Avaliação Teórica 1 (AT1)</span>
 
:<span style="color:white; background:#E32636;">'''AULA 6'''</span><span style="color:red;"> Dia 20/09/2016 - Avaliação Teórica 1 (AT1)</span>
 
:<span style="color:white; background:#4069e1;">'''AULA 7'''</span>[[DIG222802_2016_2_AULA05 | Dia 27/09/2016 - Entrega da AT1 |  Registradores]]  
 
:<span style="color:white; background:#4069e1;">'''AULA 7'''</span>[[DIG222802_2016_2_AULA05 | Dia 27/09/2016 - Entrega da AT1 |  Registradores]]  
Linha 140: Linha 142:
 
:<span style="color:white; background:#4069e1;">'''AULA 10'''</span>[[DIG222802_2016_2_AULA08 | Dia 18/10/2016 - Laboratório 3 (Registradores)]]
 
:<span style="color:white; background:#4069e1;">'''AULA 10'''</span>[[DIG222802_2016_2_AULA08 | Dia 18/10/2016 - Laboratório 3 (Registradores)]]
 
:<span style="color:white; background:#4069e1;">'''AULA 11'''</span>[[DIG222802_2016_2_AULA09 | Dia 25/10/2016 - Multiplexadores e Demultiplexadores]]
 
:<span style="color:white; background:#4069e1;">'''AULA 11'''</span>[[DIG222802_2016_2_AULA09 | Dia 25/10/2016 - Multiplexadores e Demultiplexadores]]
−
:<span style="color:white; background:#E32636;">'''AULA 12'''</span><span style="color:red;"> Dia 01/11/2016 - Avaliação Teórica 2 (AT2)  </span><span style="color:#E32636;"> '''ATENÇÃO!'''</span>
+
:<span style="color:white; background:#E32636;">'''AULA 12'''</span><span style="color:red;"> Dia 01/11/2016 - Avaliação Teórica 2 (AT2)  </span>
 
:<span style="color:white; background:#4069e1;">'''AULA 13'''</span>[[DIG222802_2016_2_AULA10 | Dia 08/11/2016 - Entrega da AT2 | Memórias]]
 
:<span style="color:white; background:#4069e1;">'''AULA 13'''</span>[[DIG222802_2016_2_AULA10 | Dia 08/11/2016 - Entrega da AT2 | Memórias]]
 
:<span style="color:white; background:#4069e1;">'''AULA 14'''</span>[[DIG222802_2016_2_AULA11 | Dia 22/11/2016 - VHDL]]
 
:<span style="color:white; background:#4069e1;">'''AULA 14'''</span>[[DIG222802_2016_2_AULA11 | Dia 22/11/2016 - VHDL]]
−
:<span style="color:white; background:#98FB98;">'''AULA 15'''</span>[[DIG222802_2016_2_AULA12 | Dia 26/11/2016 - Laboratório de Simulação 2 - Proteus]]
+
:<span style="color:white; background:#4069e1;">'''AULA 15'''</span>[[DIG222802_2016_2_AULA12 | Dia 26/11/2016 - Laboratório de Simulação 2 - Proteus]] <span style="color:#E32636;"> (EaD)</span>
−
:<span style="color:white; background:#4069e1;">'''AULA 16'''</span>[[DIG222802_2016_2_AULA13 | Dia 29/12/2016 - Simulação do código VHDL  (Modelsim)]]
+
:<span style="color:white; background:#4069e1;">'''AULA 16'''</span>[[DIG222802_2016_2_AULA13 | Dia 29/11/2016 - Simulação do código VHDL  (Modelsim)]]
−
:<span style="color:white; background:#E32636;">'''AULA 17'''</span><span style="color:red;"> Dia 06/12/2016 - Avaliação Teórica 3 (AT3) - De MUX até VHDL </span>
+
:<span style="color:white; background:#4069e1;">'''AULA 17'''</span>[[DIG222802_2_2016_2_AULA14 | Dia 06/12/2016 - Revisão para AT3 | Introdução ao FPGA ]]
−
:<span style="color:white; background:#4069e1;">'''AULA 18'''</span>[[DIG222802_2_2016_2_AULA14 | Dia 13/12/2016 - Correção da AT3  | Resultados Finais (antes da REC) | Introdução ao FPGA ]]
+
:<span style="color:white; background:#E32636;">'''AULA 18'''</span><span style="color:red;"> Dia 13/12/2016 - Avaliação Teórica 3 (AT3) - MUX/DEMUX, Memórias e VHDL</span>
−
:<span style="color:white; background:#E32636;">'''AULA 19'''</span><span style="color:red;"> '''Dia 20/12/2016 - REC'''</span>
+
:<span style="color:red; background:#98FB98;">'''_EXTRA_'''</span>[[DIG222802_2016_2_AULA15 | Dia 16/12/2016 - Resultado Final antes da REC]]
−
:<span style="color:white; background:#4069e1;">'''AULA 20'''</span>[[DIG222802_2_2016_2_AULA15 | Dia 21/12/2016 - Resultados Finais | Avaliação continuada | Fechamento do semestre]]
+
:<span style="color:white; background:#E32636;">'''AULA 19'''</span><span style="color:red;"> '''Dia 20/12/2016 - REC'''</span> <span style="color:#E32636;"> '''ATENÇÃO!'''</span>
 +
:<span style="color:white; background:#4069e1;">'''AULA 20'''</span>[[DIG222802_2016_2_AULA16 | Dia 21/12/2016 - Resultados Finais | Avaliação continuada | Fechamento do semestre]]
  
  

Edição atual tal como às 13h46min de 22 de dezembro de 2016

Unidade Curricular: ELETRÔNICA DIGITAL II

Dados de Identificação

Habilitação | Bacharel em Engenharia Elétrica (Resolução Nº 15/2015 - 28 de abril de 2015)
Carga Horária | 3612 horas
Unidade Curricular | ELETRÔNICA DIGITAL II | Fase 2 | Código: DIG222802
Período letivo atual | 2016/2
Carga Horária | 80h | Teórica: 60h | Prática: 20h
Pré-requisito | Eletrônica Digital II

Quadro de Avisos

Olá Alunos,



Amanhã, dia 13/12 terça-feira, faremos nossa AT3. Até o final desta semana faço as correções e divulgo, aqui na WiKi, a nota da AT3 e a média final. Os alunos que tiverem média final menor que 6, ficam para a REC do dia 20/12.

Bons estudos!



Prof. Douglas A.

Plano de Ensino

Plano de Ensino da Disciplina | PE_DIG222802_2016-2

Horário

Horário Segunda Terça Quarta Quinta Sexta
13:30 - 14:25 DIG22802
14:25 - 15:20 DIG22802
- I n t e r v a l o I n t e r v a l o I n t e r v a l o I n t e r v a l o I n t e r v a l o
15:40 - 16:35 DIG22802
16:35 - 17:30 DIG22802 Atendimento
17:30 - 18:30 I n t e r v a l o I n t e r v a l o Atendimento I n t e r v a l o I n t e r v a l o
18:30 - 19:25 EDI18701 A-B EDI18701 B CEL18702
19:25 - 20:20 EDI18701 A-B EDI18701 B CEL18702
- I n t e r v a l o I n t e r v a l o I n t e r v a l o I n t e r v a l o I n t e r v a l o
20:40 - 21:35 CEL18702 EDI18701 A PIS18702
21:35 - 22:30 CEL18702 EDI18701 A PIS18702


Aulas

AULA 1 Dia 23/08/2016 - Aula Inaugural | Latches
AULA 2 Dia 30/08/2016 - Flip-flops | Laboratório 1 (Latches)
AULA 3 Dia 06/09/2016 - Contadores: Assíncronos
AULA 4 Dia 09/09/2016 - Contadores: Síncronos
AULA 5 Dia 13/09/2016 - Revisão | Laboratório de Simulação 1 - Proteus
AULA 6 Dia 20/09/2016 - Avaliação Teórica 1 (AT1)
AULA 7 Dia 27/09/2016 - Entrega da AT1 | Registradores
AULA 8 Dia 04/10/2016 - Laboratório 2 (Relógio Digital)
AULA 9 Dia 11/10/2016 - Discussão AP1 | Codificadores e Decodificadores
AULA 10 Dia 18/10/2016 - Laboratório 3 (Registradores)
AULA 11 Dia 25/10/2016 - Multiplexadores e Demultiplexadores
AULA 12 Dia 01/11/2016 - Avaliação Teórica 2 (AT2)
AULA 13 Dia 08/11/2016 - Entrega da AT2 | Memórias
AULA 14 Dia 22/11/2016 - VHDL
AULA 15 Dia 26/11/2016 - Laboratório de Simulação 2 - Proteus (EaD)
AULA 16 Dia 29/11/2016 - Simulação do código VHDL (Modelsim)
AULA 17 Dia 06/12/2016 - Revisão para AT3 | Introdução ao FPGA
AULA 18 Dia 13/12/2016 - Avaliação Teórica 3 (AT3) - MUX/DEMUX, Memórias e VHDL
_EXTRA_ Dia 16/12/2016 - Resultado Final antes da REC
AULA 19 Dia 20/12/2016 - REC ATENÇÃO!
AULA 20 Dia 21/12/2016 - Resultados Finais | Avaliação continuada | Fechamento do semestre


Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto.

Atendimento paralelo

O atendimento extra-classe aos alunos será realizado nas quartas-feiras das 16h30min às 18h30min.

Material de apoio

[1] Apostila de Eletrônica Digital (slides)


Voltar.png

Disponível em “https://wiki.sj.ifsc.edu.br/index.php?title=DIG222802_2016_2&oldid=123780”