VHDL:type mark: mudanças entre as edições
Ir para navegação
Ir para pesquisar
Criou página com ';Syntax rule: ''type''_name | ''subtype''_name ;Examples:' |
Sem resumo de edição |
||
Linha 3: | Linha 3: | ||
;Examples: | ;Examples: | ||
[[Categoria:VHDL]] |