Mudanças entre as edições de "Experimento 4 para Circuitos Lógicos"
Ir para navegação
Ir para pesquisar
Linha 49: | Linha 49: | ||
==Obter o sinal de saída simulado usando o QSIM - diagrama funcional== | ==Obter o sinal de saída simulado usando o QSIM - diagrama funcional== | ||
− | *Agrupe as respectivas entradas e desenhe a forma de onda dos sinais selecionando a linha do agrupamento e clicando [[Imagem:random.png |Random]](Generage random values > Every grid interval) gerando | + | *Agrupe as respectivas entradas e desenhe a forma de onda dos sinais selecionando a linha do agrupamento e clicando [[Imagem:random.png |Random]](Generage random values > Every grid interval) gerando formas de onda aleatórias, e salve com o nome EntradaFunc.vwf. |
[[Imagem:Exp4_entrada.png|900px]] | [[Imagem:Exp4_entrada.png|900px]] | ||
− | + | *Analise o resultado obtido e confira se corresponde a resposta do circuito implementado. | |
[[Imagem:Exp4_saidafunc.png|900px]] | [[Imagem:Exp4_saidafunc.png|900px]] |
Edição das 08h09min de 1 de agosto de 2014
Experimento 4
- Objetivos
- Compreender o funcionamento das portas XOR e XNOR;
- Utilizar o diagrama esquemático do Quartus II para inserir um circuito com Portas XNOR;
- Obter o sinal de saída simulado usando o QSIM - diagrama funcional;
- Definir a pinagem de saída;
- Programar o FPGA para implementar um comparador de palavras (ou gerador de paridade); DE2-115
- Materiais necessários
- CI 74X386 XOR(disponível na biblioteca da ALTERA)
- CI 74X266 XNOR(disponível na biblioteca da ALTERA)
- Computador com software Quartus II da Altera.
- Kit DE2-115;
Porta Xor
- Símbolo:
- Expressão booleana:
- Tabela verdade:
Entradas | Saídas | |
---|---|---|
A | B | S |
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
Diagrama Esquemático do comparador de igualdade
Abra o Quartus II (versão 13.1) e insira o diagrama esquemático com portas XNor, conforme a figura abaixo.
Após salvar o arquivo como portaXNor.bdf em uma pasta vazia com nome Exp4, e crie um projeto portasXNor.qpf utilizando a família family=Cyclone IV com o dispositivo device=EP4CE115F29C7. Após isso compile o projeto.
Obter o sinal de saída simulado usando o QSIM - diagrama funcional
- Agrupe as respectivas entradas e desenhe a forma de onda dos sinais selecionando a linha do agrupamento e clicando (Generage random values > Every grid interval) gerando formas de onda aleatórias, e salve com o nome EntradaFunc.vwf.
- Analise o resultado obtido e confira se corresponde a resposta do circuito implementado.
Definir a pinagem de saída
Programar o FPGA para implementar um comparador de palavras (ou gerador de paridade)
- Use a porta USB-Blaster para fazer a programação na placa DE2-115;
- No Quartus vá em (Tools > Programmer) para abrir a página de programação;
- Selecione o Hardware (Hardware Setup > USB-Blaster);
- Utilize o modo JTAG e clique em Start para começar a programação;