Mudanças entre as edições de "Experimento 4 para Circuitos Lógicos"

De MediaWiki do Campus São José
Ir para navegação Ir para pesquisar
Linha 7: Linha 7:
 
* Definir a pinagem de saída;
 
* Definir a pinagem de saída;
 
* Programar o FPGA para implementar um comparador de palavras (ou gerador de paridade); DE2-115
 
* Programar o FPGA para implementar um comparador de palavras (ou gerador de paridade); DE2-115
* Entender o preenchimento da tabela verdade seguindo o resultado apresentado pelo circuito;
 
 
;Materiais necessários:
 
;Materiais necessários:
 
#CI [http://www.ti.com/lit/ds/symlink/sn74ls386a.pdf 74X386 XOR](disponível na biblioteca da ALTERA)
 
#CI [http://www.ti.com/lit/ds/symlink/sn74ls386a.pdf 74X386 XOR](disponível na biblioteca da ALTERA)
Linha 13: Linha 12:
 
#Computador com software Quartus II da Altera.
 
#Computador com software Quartus II da Altera.
 
#Kit DE2-115;
 
#Kit DE2-115;
 +
 
=Porta Xor=
 
=Porta Xor=
 
*Símbolo:
 
*Símbolo:

Edição das 10h34min de 30 de julho de 2014

Experimento 4

Objetivos
  • Compreender o funcionamento das portas XOR e XNOR;
  • Utilizar o diagrama esquemático do Quartus II para inserir um circuito com Portas XNOR;
  • Obter o sinal de saída simulado usando o QSIM - diagrama funcional;
  • Definir a pinagem de saída;
  • Programar o FPGA para implementar um comparador de palavras (ou gerador de paridade); DE2-115
Materiais necessários
  1. CI 74X386 XOR(disponível na biblioteca da ALTERA)
  2. CI 74X266 XNOR(disponível na biblioteca da ALTERA)
  3. Computador com software Quartus II da Altera.
  4. Kit DE2-115;

Porta Xor

  • Símbolo:

Pxor.png

  • Expressão booleana:

  • Tabela verdade:
Entradas Saídas
A B S
0 0 0
0 1 1
1 0 1
1 1 0

Diagrama Esquemático do comparador de igualdade

Abra o Quartus II (versão 13.1) e insira o diagrama esquemático com portas XNor, conforme a figura abaixo.

Exp4 diagr.png


Após salvar o arquivo como portaXNor.bdf em uma pasta vazia com nome Exp4, e crie um projeto portasXNor.qpf utilizando a família family=Cyclone IV com o dispositivo device=EP4CE115F29C7. Após isso compile o projeto.


Obter o sinal de saída simulado usando o QSIM - diagrama funcional

  • Agrupe as respectivas entradas e desenhe a forma de onda dos sinais selecionando a linha do agrupamento e clicando Random(Generage random values > Every grid interval) gerando assim o sinal exibido na figura abaixo, e salve com o nome EntradaFunc.vwf.

Exp4 entrada.png

Verifique se o resultado obtido corresponde a respostas do circuito implementado.

Exp4 saidafunc.png

Definir a pinagem de saída

Programar o FPGA para implementar um comparador de palavras (ou gerador de paridade)

  • Use a porta USB-Blaster para fazer a programação na placa DE2-115;
  • No Quartus vá em (Tools > Programmer) para abrir a página de programação;
    • Selecione o Hardware (Hardware Setup > USB-Blaster);
    • Utilize o modo JTAG e clique em Start para começar a programação;
Programador.png

Entender o preenchimento da tabela verdade seguindo o resultado apresentado pelo circuito