Mudanças entre as edições de "DLP29007-2020-1"
Ir para navegação
Ir para pesquisar
Linha 43: | Linha 43: | ||
** [[Medição de tempos de propagação em circuitos combinacionais]] Até Visualização dos tempos de propagação no Chip Planner | ** [[Medição de tempos de propagação em circuitos combinacionais]] Até Visualização dos tempos de propagação no Chip Planner | ||
** [[Uso de Logic Lock para definir a área a ser ocupada pelo circuito]] | ** [[Uso de Logic Lock para definir a área a ser ocupada pelo circuito]] | ||
+ | |||
+ | ::report_path -from {Add*|data* Add*|cin* diff*|data*} -to {Add*|co*} -npaths 20 -panel_name {Report Path} | ||
*Exercício: | *Exercício: | ||
**[http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/ex01_tempo_propagacao.pdf Exercício 01: Tempo de Propagação] | **[http://docente.ifsc.edu.br/roberto.matos/dlp2_public/material/ex01_tempo_propagacao.pdf Exercício 01: Tempo de Propagação] |
Edição das 09h11min de 18 de fevereiro de 2020
Dispositivos Lógicos Programáveis 2: Diário de Aula 2020-1
- Professor: Roberto de Matos
- Encontros: 3ª feira às 7:30h e 4ª feira ímpar às 9:40h
- Local: Laboratório de Sistemas Digitais
- Atendimento Paralelo: 3ª feira às 10h e 5ª feira às 14:30h (1h cada)
- Plano de Ensino
- Cronograma de Aulas:
- Conteúdo Programado no SIGAA
- Diário de execução e material na Wiki
Links Úteis
- Usando os Kits de FPGA
Materiais de Aula
Aula 11/02/2020 – Apresentação
- Apresentação do professor.
- Apresentação da disciplina.
- Artigos:
Aula 12/02/2020 – Complexidade e Projeto de Sistemas Digitais
- Exemplo uC vs. FPGA
- Notas de Aula:
Aula 18/02/2020 – Síntese do VHDL
- Notas de Aula:
- Experimento:
- Medição de tempos de propagação em circuitos combinacionais Até Visualização dos tempos de propagação no Chip Planner
- Uso de Logic Lock para definir a área a ser ocupada pelo circuito
- report_path -from {Add*|data* Add*|cin* diff*|data*} -to {Add*|co*} -npaths 20 -panel_name {Report Path}
- Exercício: