Mudanças entre as edições de "DLP2-EngTel (página)"
(Redirecionando para DLP29007-2019-2) |
(Alvo de redirecionamento alterado de DLP29007-2019-2 para DLP29007-2020-1) Etiqueta: Alvo de redirecionamento alterado |
||
Linha 1: | Linha 1: | ||
− | #REDIRECT[[DLP29007- | + | #REDIRECT[[DLP29007-2020-1]] |
<!-- | <!-- | ||
Edição das 13h09min de 10 de fevereiro de 2020
Redirecionar para:
Recursos de Laboratório
Para uso fora do IFSC dos recursos computacionais com licença educacional, o IFSC disponibiliza para seus alunos o IFSC-CLOUD. Atualmente a forma mais eficiente de acesso é através do Cliente X2GO. O procedimento de instalação/ configuração e uso do Quartus/Modelsim/QSIM está descrito em Acesso ao IFSC-CLOUD#Cliente X2GO (recomendado).
Para a geração de documentação/relatórios técnicos/artigos, use a plataforma Sharelatex
Para estudo de FPGAs o Laboratório de Programação dispõe de kits Mercúrio IV da Macnica-DHW e também DE2-115 da Terasic. Veja como utilizar estes kits em Preparando para gravar o circuito lógico no FPGA, one além de acesso aos manuais dos fabricantes, você tem acesso a uma descrição resumida da pinagem mais utilizada desses kits.
Para depurar seu circuito em uma FPGA de verdade, pode ser interessante utilizar o SignalTapII da Altera, que permite realizar análise lógica dos sinais no seu circuito. Para iniciar o uso da ferramenta, siga este tutorial.
Para determinar os caminhos críticos do projeto (ou os tempos de propagação entre quaisquer nós de um projeto, utilize a Análise de Caminho Crítico com Qaurtus II.
Referências Bibliográficas:
Conteúdo
Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos |
---|
Gerenciamento de Complexidade e Visão Geral de Sistemas Digitais Complexos
|
Síntese de Código VHDL |
---|
Síntese de Código VHDL
|
Eficiência de Circuitos Combinacionais |
---|
Eficiência de Circuitos Combinacionais
|
Eficiência de Circuitos Sequenciais |
---|
Eficiência de Circuitos Sequenciais
|
Eficiência de Máquinas de Estado |
---|
Eficiência de Máquinas de Estado
|
Register Transfer Methodology |
---|
Register Transfer Methodology
|
Projeto Hierárquico e Parametrizado |
---|
Projeto Hierárquico e Parametrizado
|
Clock e Sincronização |
---|
Clock e Sincronização
|
Links Auxiliares
- Parallel Prefix Computation
- Getting Started with the TimeQuest Timing Analyzer Altera
- Modelos de Temporização nos FPGAs
- Materiais auxiliares do livro do Pong Chu
- Código dos Exemplos do livro do Pong Chu
- Fitting Algorithms, Seeds, and Variation - ALTERA
- Tips for Incremental Compilation and LogicLock - ALTERA
-->