Modelos de Temporização nos FPGAs

Modelos de temporização fornecem uma maneira simples e fácil de verificar o tempo de FPGA sem a necessidade de realizar análise completa das características físicas e elétricas físicas. A partir dos FPGAs de canais de 65nm, são apresentados três diferentes cantos de operação, que cobrem os tempos de atraso dentro dos limites das condições de funcionamento do dispositivo. Os FPGAs devem operar em uma faixa ampla de condições que incluem a temperatura de junção do chip, níveis de tensão de alimentação e velocidade relativa de cada FPGA devido ao processo de fabricação.

• A temperatura de junção do chip varia dependendo dos requisitos do projeto. Os componentes comerciais têm uma faixa legal de 0 °C a 85 °C e os componentes industriais têm uma faixa legal de -40 °C a 100 °C. Existem faixas de temperatura ainda mais amplas para dispositivos automotivos e militares.

• Entre os níveis de tensão de alimentação, as tensões mais críticas para o desempenho do FPGA são o Vcc e as tensões de I/O (Entrada e Saída). Cada uma das tensões de alimentação tem uma faixa de operação legal.

• A velocidade relativa de cada dispositivo em relação ao limite do grau de velocidade com o qual está marcado é um aspecto sobre o qual o projetista não tem controle. Os dispositivos de uma classe da velocidade podem diferir ligeiramente no desempenho devido à variação no processo de manufatura. Todos os dispositivos, no entanto, são garantidos para ser mais rápido do que o limite da classe de velocidade.

Para garantir o funcionamento em toda a faixa de operação para as diferentes condições de operação a Altera fornece um conjunto necessário e suficiente de modelos de temporização, cada um gerado em um canto de condição de operação específico, os quais são normalmente as combinações de pontos de extremidade das faixas de temperatura, tensão e processo de fabricação. Assim esses cantos de operação indicam o desempenho mais rápido, o mais lento entre outros.

Exemplos

• Slow 85°C Timing Model: É um modelo de temporização lento de 85 °C fornecendo os atrasos de temporização para o FPGA operando sob as seguintes condições:

• Dispositivo de silício mais lento para o grau de velocidade especificado.
• Baixa tensão (Usando os menores níveis de alimentação admissíveis)
• Temperatura de junção de 85°C

• Slow 0°C Timing Model: É um modelo de temporização lento de 85 °C fornecendo os atrasos de temporização para o FPGA operando sob as seguintes condições:

• Dispositivo de silício mais lento.
• Baixa tensão (Usando os menores níveis de alimentação admissíveis)
• Temperatura de junção de 0°C

• Fast 0°C Timing Model: É um modelo de temporização rápido de 0° C fornecendo os atrasos de temporização para o FPGA operando sob as seguintes condições:

• Dispositivo de silício mais rápido
• Alta tensão (Usando os máximos níveis de alimentação admissíveis)
• Temperatura de junção 0°C

Para mais detalhes sobre os modelos de temporização dos FPGAs leia o artigo Guaranteeing Silicon Performance with FPGA Timing Models da ALTERA.