Mudanças entre as edições de "DLP29007-2019-1"
Ir para navegação
Ir para pesquisar
Linha 155: | Linha 155: | ||
</syntaxhighlight> | </syntaxhighlight> | ||
− | * Modificar para | + | * Modificar para Mod-M |
Edição das 01h17min de 22 de abril de 2019
Dispositivos Lógicos Programáveis 2
- Professor: Roberto de Matos
Usando os Kits de FPGA
- Preparando para gravar o circuito lógico no FPGA
- Configuração da USB para programação do FPGA via JTAG
- Interfaces de entrada e saída da DE2-115
Aula 11/02/2019 – Aula Cancelada
- Afastamento visita técnica.
Aula 15/02/2019 – Apresentação
- Apresentação do professor.
- Apresentação da disciplina.
- Projetos com FPGA
Aula 18/02/2019 – Complexidade e Projeto de Sistemas Digitais
- Exemplo uC vs. FPGA
- Notas de Aula:
Aula 25/02/2019 – Tempos de Propagação e Logic Lock
- Medição de tempos de propagação em circuitos combinacionais
- Uso de Logic Lock para definir a área a ser ocupada pelo circuito
Aula 28/02/2019 – Tempos de Propagação e Logic Lock (cont.)
- Definir tempos de propagação para os seguintes casos:
- Circuito original
- Constraint de Tempo
- Logic lock original
- Logic lock com Constraint de Tempo
- Para cada circuito acima fazer a análise do delay:
- Dos pinos de entrada até a saída
- Da "entrada" até a "saída" do circuito
Aula 11/03/2019 – Prática Signal Tap
- PROBLEMA: /etc/udev/rules.d/altera-usb-blaster.rules
Aula 15/03/2019 – Síntese do VHDL
- Lecture 02: Synthesis of VHDL Code
- Concepção dos operadores em VHDL
- Criação da tabela de operadores
- F1 Instances
Aula 25/03/2019 – Síntese do VHDL (cont.)
Aula 29/03/2019 – Atividade 1
Aula 01/04/2019 – Eficiência de Circuitos Combinacionais
- Leitura recomendada:
- Capítulo 7 do livro do Chu;
- Notas de aula 03.
- Lecture 03: Efficient Design of Combinational Circuits
Aula 08/04/2019 – Eficiência de Circuitos Combinacionais (cont.)
Aula 10/04/2019 – EXTRA (choque Prof. Noronha)
Aula 12/04/2019 – Eficiência de Circuitos Combinacionais (cont.)
- Leitura recomendada:
- Capítulo 7 do livro do Chu;
- Notas de aula 03.
- Lecture 03: Efficient Design of Combinational Circuits
Aula 15/04/2019 – A2: Eficiência de Circuitos Combinacionais
- Prática do "barril shifter".
ATIVIDADE 2
1-Modifique o circuito "barrel shifter" para uma entrada "a" de 64 bits e a entrada "amt" de 6 bits.
- Versão 1 - Modifique a Listing 7.13. pag. 178-180.
- Versão 2 - Modifique a Listing 7.14. pag. 178-180.
- Versão 3 - Modifique a Listing 7.29. pag. 192-196.
- Faça uma tabela comparando as três versões com área (LE) e delay do caminho crítico do circuito (ns).
- Para as versões 1 e 3 insira restrições temporais para obter um circuito com menor atraso no caminho crítico. Neste caso procure reduzir gradualmente a tempo máximo de propagação "tp" até atingir o menor valor. Apresente os dados de área e delay em uma nova tabela.
- set_max_delay -from [get_ports *] -to [get_ports *] tp
2-Modifique a versão 3 para uma implementação genérica parametrizável (ver Cap. 15).
- Crie um projeto com a implementação genérica para tratar "a" de 32 bits e "amt" de 5 bits. Realize a simulação funcional criando um arquivo testbench e o Modelsim. Faça 'a' = "10100110101001101101101000011110", altere "lar" entre os valores "00", "01" e "10", e para cada um desses valores, varie a entrada "amt" entre 0 e 31. Analise o resultado da simulação.
3-Relatório
- Escreva um relatório técnico com tabelas dos dados de cada ATIVIDADE, deverá conter as simulações funcionais e uma análise dos resultados obtidos.
- Para cada ATIVIDADE envie o arquivo QAR correspondente, contendo além dos arquivos VHD os arquivos necessários para realizar a simulação (VHT e DO).
4-Deadline: 29/04/2019
Aula 22/04/2019 – Eficiência de Circuitos Sequenciais
- Prática - Contador mod-10:
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity mod10_counter is
port(
clk, reset: in std_logic;
q: out std_logic_vector(3 downto 0)
);
end mod10_counter;
architecture two_seg_arch of mod10_counter is
constant TEN: integer := 10;
signal r_reg: unsigned(3 downto 0);
signal r_next: unsigned(3 downto 0);
begin
-- register
process(clk,reset)
begin
if (reset='1') then
r_reg <= (others=>'0');
elsif (clk'event and clk='1') then
r_reg <= r_next;
end if;
end process;
-- next-state logic
r_next <= (others=>'0') when r_reg=(TEN-1) else
r_reg + 1;
-- output logic
q <= std_logic_vector(r_reg);
end two_seg_arch;
- Modificar para Mod-M