Mudanças entre as edições de "EDI018702 2019 2"
Ir para navegação
Ir para pesquisar
(→Aulas) |
|||
Linha 122: | Linha 122: | ||
=Aulas= | =Aulas= | ||
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#4682B4;">'''AULA 1'''</span>[[EDI018702_2019_2_AULA01 | Dia DD/MM/2019 - Latches | Flip-flops ]] |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#4682B4;">'''AULA 2'''</span>[[EDI018702_2019_2_AULA02 | Dia DD/MM/2019 - Contadores: Assíncronos]] |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#66CDAA;">'''AULA 3'''</span>[[EDI018702_2019_2_AULA03 | Dia DD/MM/2019 - Laboratório 1 (Latches e Mestre-escravo)]] |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#4682B4;">'''AULA 4'''</span>[[EDI018702_2019_2_AULA04 | Dia DD/MM/2019 - Contadores: Síncronos]] |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#B0C4DE;">'''AULA 5'''</span><span style="color:#B0C4DE;"> Dia DD/MM/2019 - Revisão para AT1 | Lab. de Simulação (Proteus)</span> |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#4682B4;">'''AULA 6'''</span>[[EDI018702_2019_2_AULA05 | Dia DD/MM/2019 - Registradores]] |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#E32636;">'''AULA 7'''</span><span style="color:red;"> Dia DD/MM/2019 - Avaliação Teórica 1 (AT1)</span> |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#66CDAA;">'''AULA 8'''</span>[[EDI018702_2019_2_AULA06 | Dia DD/MM/2019 - Laboratório 2 (Relógio Digital)| Correção da AT1]] |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#4682B4;">'''AULA 9'''</span>[[EDI018702_2019_2_AULA07 | Dia DD/MM/2019 - Codificadores e Decodificadores]] |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#4682B4;">'''AULA 10'''</span>[[EDI018702_2019_2_AULA08 | Dia DD/MM/2019 - Multiplexadores e Demultiplexadores]] |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#66CDAA;">'''AULA 11'''</span>[[EDI018702_2019_2_AULA09 | Dia DD/MM/2019 - Laboratório 3 (Registradores)]] |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#4682B4;">'''AULA 12'''</span>[[EDI018702_2019_2_AULA10 | Dia DD/MM/2019 - Memórias]] |
− | :<span style="color:white; background:#E32636;">'''AULA | + | :<span style="color:white; background:#B0C4DE;">'''AULA 13'''</span><span style="color:#B0C4DE;"> Dia DD/MM/2019 - Revisão para AT2</span> |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#E32636;">'''AULA 14'''</span><span style="color:red;"> Dia DD/MM/2019 - Avaliação Teórica 2 (AT2) </span> |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#4682B4;">'''AULA 15'''</span>[[EDI018702_2019_2_AULA11 | Dia DD/MM/2019 - Introdução ao VHDL | Correção da AT2]] |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#4682B4;">'''AULA 16'''</span>[[EDI018702_2019_2_AULA12 | Dia DD/MM/2019 - Simulação do código VHDL (Modelsim)]] |
− | + | :<span style="color:white; background:#4682B4;">'''AULA 17'''</span>[[EDI018702_2019_2_AULA13 | Dia DD/MM/2019 - Design de sistemas programáveis (Quartus II)]] | |
− | :<span style="color:white; background:# | + | :<span style="color:white; background:#4682B4;">'''AULA 18'''</span>[[EDI018702_2019_2_AULA14 | Dia DD/MM/2019 - Introdução ao FPGA]] |
− | :<span style="color:white; background:#E32636;">'''AULA 19'''</span> <span style="color: | + | :<span style="color:white; background:#E32636;">'''AULA 19'''</span><span style="color:red;"> Dia DD/MM/2019 - Avaliação Teórica 3 (AT3) |</span> |
− | :<span style="color:white; background:#E32636;">'''AULA 20'''</span> [[ | + | :<span style="color:white; background:#E32636;">'''AULA 20'''</span>[[EDI018702_2019_2_AULA16 | Dia DD/MM/2019 - Resultado Final | REC]] |
Edição das 19h21min de 10 de julho de 2019
Unidade Curricular: ELETRÔNICA DIGITAL II
Dados de Identificação
- Habilitação | TÉCNICO EM ELETROELETRÔNICA (RESOLUÇÃO CONSUP Nº 25, DE 31 DE JULHO DE 2017)
- Carga Horária | 1280 horas
- Unidade Curricular | ELETRÔNICA DIGITAL II - MÓDULO 2 - Código: EDI018702
- Período letivo atual | 2019/2
- Carga Horária | 40h/2ha semanais
- Pré-requisito | Eletrônica Digital I
Quadro de Avisos
Olá Alunos,
Sejam muito bem vindos ao semestre 2019/2!!!
Prof. Douglas A.
Horário
Horário | Segunda | Terça | Quarta | Quinta | Sexta |
---|---|---|---|---|---|
13:30 - 14:25 | DIG22802 | ||||
14:25 - 15:20 | DIG22802 | ||||
_I_nterval_o_ | _I_n_t_er_v_alo_ | _I_n_t_er_v_alo_ | _I_n_t_er_v_alo_ | _I_n_t_er_v_alo_ | _I_n_t_er_v_alo_ |
15:40 - 16:35 | DIG22802 | PRG122804 | |||
16:35 - 17:30 | DIG22802 | PRG122804 | |||
17:30 - 18:30 | Atendimento | - | PRG122804 | - | - |
18:30 - 19:25 | Atendimento | EDI018702 | |||
19:25 - 20:20 | EDI018702 | ||||
Intervalo | - | - | - | - | - |
20:40 - 21:35 | |||||
21:35 - 22:30 |
Aulas
- AULA 1 Dia DD/MM/2019 - Latches | Flip-flops
- AULA 2 Dia DD/MM/2019 - Contadores: Assíncronos
- AULA 3 Dia DD/MM/2019 - Laboratório 1 (Latches e Mestre-escravo)
- AULA 4 Dia DD/MM/2019 - Contadores: Síncronos
- AULA 5 Dia DD/MM/2019 - Revisão para AT1 | Lab. de Simulação (Proteus)
- AULA 6 Dia DD/MM/2019 - Registradores
- AULA 7 Dia DD/MM/2019 - Avaliação Teórica 1 (AT1)
- AULA 8 Dia DD/MM/2019 - Laboratório 2 (Relógio Digital)| Correção da AT1
- AULA 9 Dia DD/MM/2019 - Codificadores e Decodificadores
- AULA 10 Dia DD/MM/2019 - Multiplexadores e Demultiplexadores
- AULA 11 Dia DD/MM/2019 - Laboratório 3 (Registradores)
- AULA 12 Dia DD/MM/2019 - Memórias
- AULA 13 Dia DD/MM/2019 - Revisão para AT2
- AULA 14 Dia DD/MM/2019 - Avaliação Teórica 2 (AT2)
- AULA 15 Dia DD/MM/2019 - Introdução ao VHDL | Correção da AT2
- AULA 16 Dia DD/MM/2019 - Simulação do código VHDL (Modelsim)
- AULA 17 Dia DD/MM/2019 - Design de sistemas programáveis (Quartus II)
- AULA 18 Dia DD/MM/2019 - Introdução ao FPGA
- AULA 19 Dia DD/MM/2019 - Avaliação Teórica 3 (AT3) |
- AULA 20 Dia DD/MM/2019 - Resultado Final | REC
- Em cinza, aulas sem apresentação de novos conteúdos. Exemplo: Avaliações, exercícios, projeto. Em amarelo SEPEI. E em vermelho, avaliações regulares e de recuperação.
Atendimento paralelo
- O atendimento extra-classe aos alunos será realizado nas segunda-feiras das 17h30min às 19h30min.